Chương trình Verilog FPGA 3 (Bộ điều khiển DDR, HIL-A35T)

Bộ điều khiển bộ nhớ DDR được triển khai bằng FPGA 🛠️

FPGA có nhiều tính năng có sẵn ở dạng IP.
Trong số đó, chúng tôi sẽ giải thích Bộ điều khiển DDR, bộ điều khiển chủ yếu được sử dụng để xử lý dữ liệu video.

Thiết kế FPGA được giảng dạy bởi người có hơn 20 năm kinh nghiệm 📑

Verilog HDL là ngôn ngữ chương trình FPGA. Bạn có thể tạo ASIC cũng như FPGA. Có rất nhiều nhà phát triển quan tâm đến Verilog hoặc muốn nâng cao kỹ năng của họ trong lĩnh vực này.

Tuy nhiên, Verilog và FPGA là những lĩnh vực rất chuyên sâu nên rất khó tìm được bài giảng chi tiết. Các nhà sản xuất FPGA cung cấp tài liệu, nhưng có quá nhiều tài liệu bằng tiếng Anh nên thật khó để biết nên xem tài liệu nào.

Tôi đã làm nhà phát triển hơn 20 năm và hiện đang điều hành doanh nghiệp một người. Tôi tạo ra bài giảng này vì muốn truyền đạt kiến ​​thức mà tôi đã tích lũy được cho đến nay cho những người đang làm nhà phát triển hoặc những người đang chuẩn bị trở thành nhà phát triển.

Bài giảng có tổng cộng 4 bài giảng.

Đây là bài giảng thứ ba về Bộ điều khiển DDR để xử lý dữ liệu video. Cần có Bộ đệm khung để xử lý dữ liệu video. DDR nhanh và rẻ nên thường được sử dụng làm bộ đệm khung.

Bài giảng này triển khai Bộ điều khiển DDR sử dụng MIG (Bộ tạo giao diện bộ nhớ) do Xilinx cung cấp. Nó cũng triển khai Bộ đệm khung để xử lý dữ liệu video. Nếu bạn hiểu nội dung bài giảng này, bạn có thể triển khai bất kỳ ứng dụng nào sử dụng DDR.

Nếu bạn không hiểu phần nào trong bài giảng, vui lòng gửi câu hỏi thông qua cộng đồng Inflearn hoặc quán cà phê tôi điều hành và tôi sẽ giải đáp thắc mắc của bạn.

Tính năng bài giảng ✨

Chứa mọi thứ về Bộ điều khiển DDR

Có rất ít tài liệu đề cập đến Bộ điều khiển bộ nhớ DDR. Bài giảng này giải thích chi tiết tất cả các quy trình. Nó giải thích toàn bộ quá trình, từ việc tạo và mô phỏng IP bộ nhớ đến triển khai Bộ điều khiển bộ nhớ DDR có thể được sử dụng cho các mục đích chung và triển khai Bộ đệm khung để xử lý dữ liệu video. Ngoài ra, mỗi mã nguồn đều được thiết kế để có thể xác minh và hiểu được hoạt động của nó thông qua mô phỏng.

Nâng cấp kỹ năng Verilog của bạn

Với những ai muốn học Verilog thì DDR Memory Controller là một kỹ năng rất tốt. Có nhiều người, ngay cả những người có nhiều kinh nghiệm phát triển, lại không có kinh nghiệm với Bộ điều khiển bộ nhớ DDR. Chúng tôi mang đến cho bạn cơ hội nâng cấp Verilog lên cấp độ tiếp theo.

Chúng tôi cung cấp mã nguồn có thể áp dụng trong thực tế.

Tất cả các nguồn được mô tả trong bài giảng sẽ được cung cấp cho những người mua bài giảng này. Nguồn được cung cấp bao gồm các tài liệu đã được mã hóa và xác minh từng cái một ngay từ đầu khi sản xuất bài giảng. Nó cũng bao gồm các mã có thể được sử dụng ngay tại hiện trường. Hi vọng các bạn sẽ trở thành bậc thầy về DDR Controller qua bài giảng này.

📢Bài giảng bao gồm tổng cộng 4 bài giảng. Bài giảng này là phần 3.

Bài 1: Chương trình Verilog FPGA 1

• Thực hiện chức năng cơ bản

Bài 2: Chương trình Verilog FPGA 2

• Microblaze

Bài 3: Chương trình Verilog FPGA 3

• Bộ điều khiển DDR

Bài 4: Chương trình Verilog FPGA 4

• Chuyển đổi MCU

Cơ bản: Cơ bản về sử dụng FPGA bằng Verilog

📢 Các bài giảng khác nhau tùy theo bảng thực hành. Hãy cẩn thận khi mua một khóa học.

1. Bo mạch Arty A7-35T

   
   

   • Chương trình Verilog FPGA 1 (Arty A7-35T)

   • Chương trình Verilog FPGA 2 (MicroBlaze1, Arty A7-35T)

   • Chương trình Verilog FPGA 2 (MicroBlaze2, Arty A7-35T)

   • Chương trình Verilog FPGA 3 (Bộ điều khiển DDR, Arty A7-35T)

   • Chương trình Verilog FPGA 4 (MCU Porting, Arty A7-35T)

2. Bo mạch Zynq mini 7020

   • Chương trình FPGA Verilog 1 (Zynq mini 7020)

   • Chương trình Verilog ZYNQ1 (Zynq mini 7020)

3. Bảng HIL-A35T (được phát triển nội bộ cho bài giảng)

   • Chương trình FPGA Verilog 1 (HIL-A35T)

   • Chương trình FPGA Verilog 2 (MicroBlaze, HIL-A35T)

     
     

   • Chương trình Verilog FPGA 3 (Bộ điều khiển DDR, HIL-A35T)

   • Chương trình Verilog FPGA 4 (Cổng MCU, HIL-A35T)

Giáo trình chi tiết 📚

Mục 1. Cấu hình CTNH

Phần 2. Tạo IP bộ điều khiển DDR

• Tạo IP bộ điều khiển DDR bằng MIG. Bộ điều khiển DDR có nhiều tùy chọn trong quá trình tạo. Bạn phải biết và thiết lập tốt các tùy chọn này để tạo IP hoạt động bình thường.

• Bài giảng này giải thích chi tiết các quá trình này.

Phần 3. Mô phỏng

• Điều rất quan trọng là phải hiểu hành vi của IP được tạo.

• Hiểu hoạt động của IP thông qua mô phỏng.

Phần 4. Triển khai logic giao diện người dùng

• Dựa trên sự hiểu biết về hành vi thông qua mô phỏng, chúng tôi triển khai logic giao diện người dùng có thể được sử dụng cho các mục đích chung.

• Triển khai ghi, đọc, xác minh toàn vùng DDR và ​​kiểm tra kết quả trên bảng.

  
  

Phần 5. Cải thiện tốc độ truy cập bộ nhớ DDR

• Đã thêm vào phiên bản 2.4, chúng tôi triển khai phương pháp cải thiện tốc độ Truy cập bộ nhớ DDR.

Phần 6. Triển khai bộ đệm khung

• Triển khai Bộ đệm khung để xử lý dữ liệu video bằng Logic giao diện người dùng.

Phần 7. Triển khai giao diện 32Bits

• Như đã được bổ sung trong phiên bản 2.5, giao diện 32 bit được triển khai bằng hai bộ nhớ DDR 16 bit.

Phần 8. Triển khai bộ điều khiển Spartan6 DDR

• Chúng tôi triển khai Bộ điều khiển Spartan6 DDR bằng phiên bản ISE 14.7.

  
  

Phần 9. Triển khai bộ điều khiển DDR4

• Triển khai Bộ điều khiển DDR4 như được thêm vào trong v2.7.