Zynq z7 FPGA single-ended 관련
안녕하세요.
유익한 강의 올려주셔서 많은 배움 얻고 있습니다.
다름이 아니라 LED Blinking 프로젝트 관련하여 문의 드립니다.
제가 사용 중인 FPGA 보드(Zybo Z7-20)의 경우 125MHz single-ended 클럭만 지원하여, 아래와 같이 수정하여 진행하고 있습니다.
IBUFDS 제거 (differential 클럭 미지원)
MAX_COUNT를 125,000,000으로 변경
counter 비트폭을 28bit → 27bit로 축소
이렇게 진행해도 문제가 없는지 확인 부탁드립니다.
감사합니다.
Câu trả lời 1
1
네, 정확한 내용인 것 같습니다. 추가로 말씀드리면, PLL/MMCM을 사용해서 200MHz clock을 생성하면, 나머지 부분은 수정하지 않아도 될 것 같습니다.
Windows 기능 켜기
0
11
1
cache에서 data miss가 나고 메모리에서 read data할때 이해가 안가는 신호가 있어서 질문 드립니다.
0
9
1
[L1-P02] 멀티플렉서 실전 결과 확인하는데 시간이 너무 걸립니다.
0
9
2
13장 파이프라인 질문 드립니다.
1
50
2
UART의 역할이 PC와 PS를 연결해 주는 역할로 알고 있습니다.
1
55
2
L2_P4 data_average 코드 리뷰 및 waveform 질문 드립니다.
1
58
2
Ubuntu 20.04.5 설치관련 문의드립니다
1
76
2
LV2-2 Patter Detector code review 부탁드립니다.
1
40
1
환경 설정하는 guide 최신화 부탁드립니다.
1
72
2
Arty A7-35T 구매 불가
0
54
2
git hub 404 error 도움 부탁드립니다.
1
57
2
LT스파이스 라이브러리 다운이 안됩니다.
0
54
2
어떤 방식으로 이 강의를 듣고 공부를 해야 하는지 고민 됩니다.
0
56
2
쿼터스 스케메틱에 대한 질문
0
41
2
실행 시 node or model name expected.
0
48
2
FIFO 질문
0
37
2
cache관련 질문 드립니다
0
64
1
수업자료내 출처 문의 드립니다.
0
48
2
보드 관련 질문 드립니다.
1
71
2
34장의 맛비 패턴 generator 관련 질문입니다!
1
71
2
34장과 35장에서 설계한 IP는 DDI의 구조를 설계한 것인가요?
1
68
1
HW가속기 설계에서 더 보완할 수 있는 방법이 있을까요?
1
78
2
fpga 개발보드
0
70
2
vivado 설치 관련하여 질문 합니다.
0
166
2