Differential Amp의 4가지 종류
삼코치님 안녕하세요. 다음과 같은 질문이 있습니다.
강의에서 Differential Amp의 4가지 종류와 여러 특징을 알려주셨는데요. 지금 단계에서는 각 회로들의 V_out과 관련된 일반화된 공식보다는 특징을 받아들이는 단계까지만 공부하면 되는 것일까요??
V_out과 관련된 공식이 궁금해서 도저히 제 손으로는 힘들어서...ㅎㅎ Ai한테 부탁해봤는데 엄청 복잡하더라고요...ㅎㅎ 그래서 궁금합니다. 지금 단계에서는 어디까지 공부하면 될지 알고 싶습니다.
Câu trả lời 1
0
안녕하세요, 답변 남겨드립니다.
지금 단계에서는 V_out의 일반화된 식을 끝까지 유도하려고 너무 붙잡고 계시지 않아도 됩니다. 오히려 그 부분을 지금 무리해서 파고들면 회로마다 붙는 가정이 달라서 더 헷갈리기 쉬워요. 차동증폭기는 겉으로는 비슷해 보여도 load가 저항인지, active load인지, single-ended로 뽑는지, differential로 뽑는지에 따라 식이 금방 달라집니다. 그래서 입문 단계에서는 “이 회로가 어떤 장단점을 갖는지”를 먼저 몸에 익히는 쪽이 훨씬 잘 남습니다.
지금 시점에서 꼭 가져가셔야 하는 건 아주 단순합니다. 첫째, 입력이 조금 차이나면 출력이 어느 방향으로 움직이는지 볼 수 있어야 합니다. 둘째, gain이 왜 커지거나 작아지는지 감이 있어야 합니다. 셋째, 출력 스윙이 넓은 구조인지, headroom을 많이 먹는 구조인지 구분할 수 있어야 합니다. 넷째, 왜 어떤 구조는 저전압에 불리하고 어떤 구조는 고이득에 유리한지 설명할 수 있으면 충분합니다. 여기까지 되면 이미 입문 단계에서는 잘 따라오고 계신 겁니다.
V_out 식은 처음부터 “완전한 정답 공식”으로 외우기보다, 작은 신호 관점에서 아주 거칠게 보는 정도면 충분해요. 예를 들면 “출력 = 입력차 x 이득”이라고 먼저 받아들이고, 그 이득이 대충 gm x R_out 형태로 결정된다고 생각하시면 됩니다. 즉 gm이 커지면 더 민감하게 증폭되고, 출력저항 R_out이 커지면 gain이 커진다, 이 정도 감각이 먼저예요. 실제 회로식이 복잡해지는 이유는 ro가 들어오고, active load가 들어오고, differential to single-ended 변환이 들어오기 때문이지, 본질이 완전히 다른 것은 아닙니다.
실무에서도 신입분들이 처음부터 모든 구조의 V_out 폐형식을 손으로 다 유도하지는 않습니다. 먼저 보는 건 “이 구조를 왜 썼는가”입니다. 예를 들어 gain을 20 dB 더 끌어올리고 싶으면 active load나 cascode 계열을 생각하게 되고, 대신 출력 스윙은 줄어들 수 있겠네요. 반대로 저전압 1.2 V 근처에서 안정적으로 굴려야 하면 headroom이 부족해서 멋있는 구조가 오히려 못 쓰는 경우가 많아요. 이런 판단이 먼저 서야 나중에 식을 봐도 머리에 들어옵니다.
공부 순서를 아주 쉽게 잡아보면, 지금은 각 차동증폭기마다 “입력은 어디로 들어가고, 출력은 어디서 나오고, 누가 전류를 나눠 가지며, load가 무엇인지” 이 네 가지만 바로 말할 수 있으면 됩니다. 그 다음 단계에서 differential output일 때는 v_od = A_d x v_id 정도로 보고, single-ended output이면 절반 계수나 mirror 효과가 붙을 수 있다는 정도만 익히시면 충분해요. 여기서부터는 강의 뒤쪽에서 current mirror, active load, output resistance를 배우면 식이 훨씬 자연스럽게 보이기 시작합니다.
지금 억지로 복잡한 식을 다 외우는 것보다, 회로를 봤을 때 “아 이건 gain은 괜찮은데 swing이 아쉽겠네”, “이건 구조는 단순한데 저항 load라 면적이 좀 커지겠네”, “이건 offset이나 mismatch 영향을 더 조심해야겠네” 이런 말이 나오기 시작하면 훨씬 좋은 방향으로 공부하고 계신 거예요. 입문 단계에서는 그 정도가 맞고, 그 기반이 잡힌 뒤에 식으로 들어가야 덜 힘들고 오래 갑니다.
지금은 각 회로의 V_out 정확한 유도식까지 붙잡기보다, 어떤 구조가 왜 gain이 크고 왜 출력 스윙이 줄고 왜 구현이 복잡해지는지를 이해하는 데 집중하시면 됩니다. V_out 식은 나중에 gm, ro, active load 개념이 익숙해진 뒤에 다시 보면 훨씬 덜 복잡하게 보입니다.
0
앗 공부를 제가 살짝 잘못하고 있었네요...Single Amp도 다룰 때 V가 Input 될 때 각 Amp들의 종류 별 흐름 뿐만 아니라 g_m 식도 유도해보고, 시뮬로 돌린 Common Sourc부터 Common Drain과 Gate 그리고 특히 Vin -Vout 그래프에서 Mosfet의 V_th에 맞춰서 실제 영역이 변할 때의 Vin까지 계산도 하고 그랬었는데...
덕분에 어느정도 윤곽이 잡히네요...ㅠㅠ 하루에 어학도 하고 section 공부한 내용 노트에 정리도 하다보니 section 하나당 거의 하루~이틀 걸렸는데...느려서 걱정했는데...그래도 공부 방법 알려주셔서 감사합니다 ㅠㅠ!!
[HDL 32장-2부] 참고 링크 관련
0
27
2
[LTspice 질문] PSRR 측정 방법 질문드립니다.
0
27
2
강의 만료일 연장 신청
0
26
2
기초예제 파일 불러오기 문의
0
17
2
Zybo 환경에서 PL RTL UART 보드 검증 방법
0
25
2
혹시 별도의 자료가 있나요?
0
25
2
queue assignment pattern 문의 건
0
27
1
Active load differential amp 질문
0
61
1
single-stage amp 시뮬레이션 해보기 회차에 mosfet 정보가 안뜹니다
0
90
2
SPICE Output Log에 대한 질문
0
73
2
active load differential amp 설계
0
72
2
16_bitRCA 테스트벤치 관련질문드립니다.
0
74
2
4-Input NAND Gate 모듈 코드에 대해 질문 드립니다.
0
124
2
verilog 문법 관련 질문 드립니다.
0
57
1
Active load Diffrential amp 설계와 관련하여 질문이 있습니다.
0
96
5
module FA_CLA_1b assign 구문 질문
0
70
2
single stage amp 시뮬레이션 질문드립니다
0
82
2
Slew rate 질문드립니다
0
261
2
view에 mosfet 정보가 안뜨고 있습니다.
0
126
2
Trade Off 강의에서 궁금한 점이 있습니다.
0
174
2
부품 심볼이 없습니다.
0
106
1
여기서 강사님이 보여주신 내용대로 안나옵니다/
0
165
2
강의 질문드립니다.
0
177
2
메모리 제품 검증에서 FPGA 활용
0
232
2

