inflearn logo
강의

Khóa học

Chia sẻ kiến thức

Basic SystemVerilog Testbench ( Xác minh thiết kế mạch )

[Hướng dẫn SIM] Dành cho những người có thể sử dụng môi trường VCS

강의7 질문

Đã giải quyết

103

eunhoson7996

5 câu hỏi đã được viết

0

image.pngimage.pngimage.png

잘 작성한거 같은데 왜 ./run.sh: 허가 거부.....발생하는건가요?

verilog-hdl system-verilog verification system-verilog-dpi

Câu trả lời 2

0

MetaEncore

eunho.son 님,

일단 관리상 "해결" 로 상태 변경해 놓겠습니다.

질문 구체화 되시면 여기에 답변 주시거나 다른 질문으로 해 주시면 됩니다.

감사합니다.

0

MetaEncore

eunho.son 님

이 질문은 좀 더 자세히 해 주시겠어요?
어떤 상황에서 어떻게 발생한 것인지요? 위의 캡쳐하신 것만 가지고는 알 수가 없어서요.

인터럽트 컨트롤러 요청 처리와 처리 완료 구문 중 이해가 안되는 내용이 있습니다.

1

15

2

enable_latch가 F/F이 아니라 래치인 이유가 궁금합니다.

1

23

2

카페 등업신청

0

33

1

fpga

1

59

2

test class의 constructor 부분을 보다가 궁금한 점이 있어 질문드립니다.

0

35

1

FPGA 연결 확인 방법

0

44

1

강의자료 업로드 될까요

0

66

2

queue assignment pattern 문의 건

0

91

1

Mission 5 문의 건

0

120

2

강의 ppt 자료 요청건

0

132

2

미션tree

0

106

3

mission1 질문

0

108

3

Verilog Testbench DB 원본

0

98

1

Inline constraints 관련 질문

0

93

1

SystemVerilog Interface - 1에서 modport 관련 질문

0

100

1

FIFO read sequence waveform 관련 문의

0

154

2

EDAPlayground에서 코드 찾기

0

127

2

섹션 3. 20 DPI 이해하기 에서 DPI-C : Compile and Debug 부분 질문 입니다.

1

163

2

미션 3 로그 결과 문의

0

119

2

영상이 이상합니다.

0

123

1

sv에서 class에 대한 질문입니다.

1

105

1

'fork-join_none'으로 시작된 백그라운드 스레드의 종료는 어떻게 관리되나요?

0

147

1

SystemVerilog 내 program 이 top module 의 역할을 하는건가요?

2

192

2

강의문의

1

145

1