デバッグで学ぶRISC-Vアーキテクチャ -2部

<お知らせ>

1.国内初のRISC-V講座のローンチを記念して30%割引クーポンを発行(先着100名)します。

クーポンリンク: https://inf.run/C7qRb

2.2025年最新講義リニューアル

最新のRISC-Vアーキテクチャの機能と実戦プロジェクトにすぐ適用できる有益なコンテンツを発掘し、以下の講義を追加しました。

• 'Synchronous例外の動作方式'セッション追加(4つの講義) - 07/23 (2025)

最新のシステムソフトウェア業界で
注目されているRISC-Vアーキテクチャ

最近、オープンソースベースのCPUアーキテクチャであるRISC-Vアーキテクチャが注目を集めています。ITに関連する報道記事やニュースを見ると、以下のような内容をすぐに確認できます：

• nVidia、インテル、Qualcommのようなビッグテック企業がRISC-Vベースの製品(チップセット)を開発している。

• 国内でRISC-Vを活用した多様なチップを設計するスタートアップ企業が増えており、RISC-Vデバイスベースの製品を開発する比重が高まっている。

• AI半導体を設計する際、RISC-VベースのCPUアーキテクチャを多く活用している。

• 2026年までに150億個のデバイスがRISC-Vベースでリリースされる予定である。

• 大学院(プロセッサ設計)では、RISC-V CPUを設計できるツールキットを使用して様々な研究を進めている。

組み込みおよびシステムソフトウェア企業でRISC-V CPUアーキテクチャを活用して製品を開発する割合が高まっています。そのため、就職活動中の学生は技術面接でもRISC-Vに対する準備をしなければならない状況です。

講義を作った背景

初心者の立場からRISC-Vアーキテクチャは学ぶのが難しいです。その理由は次の通りです：

• RISC-Vを構成する膨大な内容の中で何が重要なのか分からない

• RISC-Vを構成する内容の中で、どの機能が実戦プロジェクトに活用されるのか分からない

• RISC-Vの仕様書をいくら一生懸命読んでもすぐに理解するのは難しい

  
  

• RISC-Vを説明する用語そのものがどういう意味なのか分かりにくい

  
  

Armアーキテクチャと比較してRISC-Vアーキテクチャに関する資料は十分ではなく、RISC-Vを具体的に分かりやすく説明する資料が不足しているのが現実です。新人開発者を含むシステムソフトウェア開発者の方々がRISC-Vを学ぶ過程で経験する困難を解消するために講義を制作することになりました。

講義の構成と1部、3部講義ロードマップ

今回の講義は、RISC-V全体の講義リストの中で、RISC-Vの核心機能である2部の内容を扱います。

• 1部: RISC-V紹介、レジスタ、アセンブリ命令、Privilege Mode (デバッグを通じて学ぶRISC-Vアーキテクチャ1部)

• 2部: 例外(Memory Abort Exception)、割り込み、PLIC (Platform-level Interrupt Controller)、呼び出し規約

• 3部: 仮想メモリシステム、キャッシュ(Cache)、フェンス(Fence)/バリア、Hypervisor extension (デバッグを通じて学ぶRISC-Vアーキテクチャ 3部)

  
  

RISC-Vアーキテクチャの全講義はロードマップ - 'システムソフトウェア開発者のためのRISC-Vアーキテクチャ'講義で確認できます。

講義の核心的な差別化ポイント

こんな内容を学びます 📕

例外の基本概念を詳細に説明し、RISC-Vアーキテクチャで定義された例外の核心機能をわかりやすく説明します。

RISC-Vアーキテクチャの核心機能である例外の実行フローを説明します。また、マシンモードとユーザーモードで構成されたシステムにおける例外の処理方式を詳しく説明します。

RISC-Vアーキテクチャで定義された、例外を引き起こした原因を示す例外コード(Exception code)を説明し、メモリアボートによって例外が処理されるフローも説明します。

ソフトウェア開発の観点から、例外およびクラッシュが発生した際の実行フローを詳しく説明します。

アセンブリ命令を一行ずつ分析しながら、例外がどのような流れで発生するのかを説明します。また、例外が発生するとスタックでどのような方式でこれを処理するのかを説明します。

T32デバッグ実習プログラムでアセンブリ命令を実行しながら例外を実習します。例外が発生するとどのCSR(scause、mcause)レジスタが変更されるか詳しく説明します。

TRACE32プログラムで例外を引き起こす実習を行いながら、Linuxカーネルで処理される例外ハンドラについて詳しく説明します。

RISC-Vベースのボードから取得したメモリダンプを分析しながら、RISC-Vアーキテクチャの例外の動作方式を説明します：カーネルログを分析し、コールスタックを分析します。

TRACE32プログラムでページテーブルのデバッグ実習を行います。これにより例外が発生した原因について具体的に把握します。

RISC-Vアーキテクチャで定義された割り込みコントローラの基本動作方式について説明します。PLICとCLICの構造をわかりやすく説明します。

割り込みに関連する例外コードをレビューし、PLIC(Platform Level Interrupt Controller)の構造を説明します。

PLICを構成する主要なハードウェアコンポーネントについて説明し、PLICを制御するCSRレジスタについてわかりやすく説明します。

RISC-Vアーキテクチャで紹介されたCalling Convention(関数呼び出し規約)について説明し、Calling Conventionをサポートするレジスタをレビューします。

関数に渡される引数の処理方式を大きな枠組みで説明します。

RISC-Vアーキテクチャの呼び出し規約(Calling convention)をサポートするアセンブリ命令を分析します。また、例題のアセンブリ命令も分析します - c.sdsp命令の分析

RISC-Vアーキテクチャの呼び出し規約(Calling convention)をサポートするアセンブリ命令を分析します。また、サンプルアセンブリ命令も分析します - c.ldsp命令の分析

RISC-Vアーキテクチャの呼び出し規約(Calling convention)をサポートするアセンブリ命令を分析します。また、サンプルアセンブリ命令も分析します - c.ldsp命令の分析

TRACE32デバッグ実習で壊れたコールスタックを復元する実習を行います。

TRACE32デバッグ実習で、スタックオーバーフローによって引き起こされたメモリダンプ分析を行います。

執筆・講義経験を基に
誰よりも深く詳細に!

国内のシステムソフトウェア分野で前人未到の!「Armアーキテクチャ(Armv8-A、Armv7-A)」と「Linuxカーネル」の本を執筆した著者(2冊の本がいずれも大韓民国学術院優秀図書に選定)であり、国内初で海外出版社(Packt)を通じて"Reverse Engineering Armv8-A Systems"の本(英語)を執筆したグローバル著者です。何よりも最新のシステムソフトウェアトレンド(電気自動車、システム半導体-システムソフトウェア)を最もよく知っている現役開発者です。また、システムソフトウェア分野で最も知識普及活動を活発に行っている教育者です。

• 'Reverse Engineering Armv8-A Systems: A practical guide to Kernel, Firmware, and TrustZone analysis' 著者（英語）、（Packt出版社）

• 「システムソフトウェア開発のためのArmアーキテクチャの構造と原理」(2024年、大韓民国学術院優秀図書賞) 著者

• 『デバッグを通じて学ぶLinuxカーネルの構造と原理』（2021年、大韓民国学術院優秀図書賞）著者

• 'プログラマーズ デブコース：Linuxシステム及びカーネル専門家' メイン講師

• 2022年6月、韓国コンピュータ総合学術大会（KCC2022）- チュートリアル発表 [ftraceを利用してLinuxカーネルを征服する]

• LG電子「Linuxカーネル」及び「Armv8アーキテクチャ」社内講師(国内及び海外開発者含む) - (2020年~2024)