FPGAで作るMNIST NPU — RTLからBit-True検証まで

ニューラルネットワークをFPGAに実装する — 言葉には馴染みがありますが、実際に成し遂げた人は稀です。 キャップストーン、競技会、卒業制作で一歩先を行きたいなら、モデルを学習させるだけでなく、その演算が実際のチップの中でどのように動くのかを自ら作り、証明できなければなりません。この講義は、まさにその点、理論と実物ハードウェアの間のギャップを埋めるお手伝いをします。 MNISTの数字を認識するニューラルネットワークアクセラレータ（NPU）を、スペックの読み解きからPythonゴールデンモデル、Verilog RTL設計、FPGA検証まで、最初から最後まで自ら完成させます。ラインバッファと並列MACで作るConv層、ReLU・MaxPool・Flattenを経て全結合層とArgmaxまで — 9つのブロックを一つのチップに統合し、"Pythonの正解とハードウェアの出力が1ビットも違わない（Bit-True）"ことを自ら証明します。シミュレーションは正常に動くのに結果だけが微妙に異なる、そんなもどかしい瞬間を乗り越える方法まで講義に込めました。 整数量子化、配列の軸順序の変換、アキュムレータのオーバーフロー防止など、一般的なディープラーニングの教材では扱われない実戦的なノウハウを一つずつ解説します。私はRISC-V CPU設計とFPGA Bit-True検証を長年手がけてきた中で経験した試行錯誤を、皆さんが繰り返さないようこの講義に凝縮しました。講義が終わる頃には、"自ら設計し、証明した"と言える完成されたハードウェアプロジェクトが手元に残ります。