강의

N
챌린지

멘토링

N
클립

커뮤니티

Hardware

/

Semiconductor

Basic Design Synthesis Training (デジタル回路設計実装)

半導体チップはどのような段階を経て設計・製造されるのでしょうか? PI(Physical Implementation) /PD(Physical Design) 職務で必要な論理回路の基本概念とChip Design Flowについて一stepずつ見ていき、実務でデジタルチップ回路設計に使用するtoolをベースに合成過程の主要概念について見ていきます。

（5.0）受講レビュー 6件

受講生 32名

難易度 入門

受講期間 無制限

  • MetaEncore
EDA
EDA
digital-logic
digital-logic
vlsi
vlsi
soc
soc
asic
asic
EDA
EDA
digital-logic
digital-logic
vlsi
vlsi
soc
soc
asic
asic

学習した受講者のレビュー

学習した受講者のレビュー

5.0

5.0

오병철

32% 受講後に作成

SoC Physical Design Engineerです。ASIC業界に従事しており、Front End Engineerと協業してTapeoutする間、Front Endの業務を理解したくて受講することになりました。 さらに、RTL Designに関する知識も習得できて良いと思います。時間に余裕がある時に聞いていると、ヒーリングされるような感じでした。 説明を落ち着いて上手にしてくださり、見落としていたPointを再び頭に刻むことができました。Tape-Out Flowにおいて気になる事項もありましたし、新しく知った事項があって良かったです。 今後の業務遂行において、良い参考になりそうです。ありがとうございます。

5.0

강동우

100% 受講後に作成

半導体設計分野の講義でこれほど詳細で分かりやすく説明してくれる講義があったでしょうか..とても良い動画をありがとうございます。実際のデザインハウスで進められるflow を..何よりも日本語でこれほどKindに説明してくださる動画..とても貴重で嬉しかったです。落ち着いて説明してくださり、耳にもすっと入ってきて他の方々にもお勧めしそうです 半導体設計方面を初めて入門される方にぴったりの講義だと思います。 良い品質の講義を改めてありがとうございます！また別の講義がアップされるか待つことになりそうです〜

5.0

이규호

100% 受講後に作成

半導体設計の分野はいつも難しくて遠い存在に感じていましたが、この講義を聞いて考えが完全に変わりました。最初は用語も馴染みがなく、流れもよく掴めませんでしたが、講師の方が一つ一つ分かりやすく説明してくださったので、自然と理解できるようになりました。おかげでこの分野に興味も湧いて、もっと勉強してみたいと思うようになりました。難しいとばかり思っていた内容をこんなに興味深く教えてくださって、本当にありがとうございました！！

受講後に得られること

  • PI(Physical Implementation)、PD(Physical Design)の観点からのDigital Logic Circuitの理解

  • デジタルチップ回路設計プロセスの理解

  • 現場で主に使用されるSynopsys Design Compilerを用いたSynthesis(合成)の主要概念

合成 (Synthesis)

合成とは？

  • VerilogのようなHDLで記述されたRegister Transfer LevelのDesignをGate Levelに変換

  • 変換過程でSynopsys Design Constraintという制約条件に合わせてDesignを最適化

  • 最終的にFoundryから提供されるStandard cellにMapping


デジタル回路設計実装の始まり、合成を学ぶ。

デジタル回路設計実装段階の始まり、正しく理解してこそチップが完成します。

合成は抽象的な段階と物理的な段階を結ぶ最初の関門です。
結局、合成を理解することは全体的な回路設計プロセスを理解することです。
現場では合成及びタイミング検証の経験がある新入社員を好みます。
しかし、関連ツールは高価でアクセス性が低く、学校や独学では勉強しにくい領域です。
この講義では現場で使用するDesign Compilerベースの合成プロセスを段階別に経験でき、
合成だけでなく回路実装業務で使用する多くの概念を説明します。

合成講義で扱う内容

  • セクション1. 合成に必要なDigital Logic Circuitの基礎内容

    • デジタルシステム

    • タイミング概念

  • セクション2. Digital Chip Design Flowに対する具体的な理解

    • SoC / ASIC

    • Physical Implementation (Front-End) / Physical Design (Back-End) Flow

  • セクション3. 実務で最も多く使用される合成ツールであるSynopsys Design Compilerを用いた合成の理解

    • Design Setup

    • Synopsys Design Constraints (SDC)

    • Synthesis Techniques

    • タイミング解析


合成講義を通じて得られるもの

  • 合成に必要な準備過程

  • Design最適化のためのSDC commandの理解

  • タイミング概念及び分析

  • Compileプロセスにおける様々なTechnique

  • 実務で使用する用語に対する理解

準備事項

  • Digital Designを「実体」のあるGateにMappingする過程であるため、以下の事前知識が必要

    • デジタル論理回路

    • CMOS動作原理

    • Verilog言語に関する基礎知識

  • Linux環境

    • 講義内容のための必須事項ではありませんが、実務ではすべてLinux環境を使用します。

  • EDAツールと通信するためのTCL

    • 同様に必須事項ではありませんが、隙間時間に勉強することをお勧めします。


講義に関連する学習内容の参考サイト

実習チャレンジ講義進行中

  • 講義受講後に実習を進めてみたい方は?

    • インフラーン チャレンジ講義 [2週間合成実習チャレンジ] 運営中 (毎期先着5名)

    • Synopsys社のDesign Compilerを使ってみることができる非常に良い機会です。



こんな方に
おすすめです

学習対象は
誰でしょう？

  • ASIC、SoC設計分野の就職準備生

  • 半導体アカデミー / ETRI / IDEC 就職連携教育準備生

  • PI(Physical Implementation) / PD(Physical Design)職務 新入社員

前提知識、
必要でしょうか？

  • 論理回路

  • 半導体素子

  • デジタル集積回路

こんにちは
です。

118

受講生

14

受講レビュー

10

回答

5.0

講座評価

5

講座

AI（人工知能）やIoT（モノのインターネット）など、カスタムチップ（ASIC、特定用途向け集積回路）に対する市場の要求は高まっており、実際に多くのチップが設計されていますが、実質的な生活の変化にまでつながるケースは稀です。

多くのASIC設計が機能的にエラーがあったり、計画していた性能条件を満たせなかったりするためです。優れた半導体を作り、私たちの生活をより豊かにするためには、大規模化・複雑化した設計を扱える高度な機能および性能検証を提供するためのサービスが必要です。メタアンコールは、そのようなサービスを提供することで、人々に利益をもたらす半導体が増えることを目指している会社です。

カリキュラム

全体

28件 ∙ (5時間 20分)

講座掲載日: 
最終更新日: 

受講レビュー

全体

6件

5.0

6件の受講レビュー

  • obc8646521889님의 프로필 이미지
    obc8646521889

    受講レビュー 1

    ∙

    平均評価 5.0

    5

    32% 受講後に作成

    SoC Physical Design Engineerです。ASIC業界に従事しており、Front End Engineerと協業してTapeoutする間、Front Endの業務を理解したくて受講することになりました。 さらに、RTL Designに関する知識も習得できて良いと思います。時間に余裕がある時に聞いていると、ヒーリングされるような感じでした。 説明を落ち着いて上手にしてくださり、見落としていたPointを再び頭に刻むことができました。Tape-Out Flowにおいて気になる事項もありましたし、新しく知った事項があって良かったです。 今後の業務遂行において、良い参考になりそうです。ありがとうございます。

    • metaencorehr
      知識共有者

      오병철様のご受講評価をありがとうございます。 実務遂行に役立ちそうとのことで嬉しいですね。

  • dwoo09109047님의 프로필 이미지
    dwoo09109047

    受講レビュー 1

    ∙

    平均評価 5.0

    修正済み

    5

    100% 受講後に作成

    半導体設計分野の講義でこれほど詳細で分かりやすく説明してくれる講義があったでしょうか..とても良い動画をありがとうございます。実際のデザインハウスで進められるflow を..何よりも日本語でこれほどKindに説明してくださる動画..とても貴重で嬉しかったです。落ち着いて説明してくださり、耳にもすっと入ってきて他の方々にもお勧めしそうです 半導体設計方面を初めて入門される方にぴったりの講義だと思います。 良い品質の講義を改めてありがとうございます！また別の講義がアップされるか待つことになりそうです〜

    • metaencorehr
      知識共有者

      강동우様、 メタアンコールはデジタル設計および検証分野の様々なコンテンツを準備しております。 お役に立てて嬉しく思います。 貴重な受講レビューをありがとうございます。

  • pa0202711님의 프로필 이미지
    pa0202711

    受講レビュー 1

    ∙

    平均評価 5.0

    5

    100% 受講後に作成

    半導体設計の分野はいつも難しくて遠い存在に感じていましたが、この講義を聞いて考えが完全に変わりました。最初は用語も馴染みがなく、流れもよく掴めませんでしたが、講師の方が一つ一つ分かりやすく説明してくださったので、自然と理解できるようになりました。おかげでこの分野に興味も湧いて、もっと勉強してみたいと思うようになりました。難しいとばかり思っていた内容をこんなに興味深く教えてくださって、本当にありがとうございました！！

    • metaencorehr
      知識共有者

      이규호様、 馴染みのない内容が多いですが、できるだけ分かりやすく説明しようと努力いたしました。 メタアンコールでは今後もより多くの講義を開講できるよう努力しております。 引き続きご関心をお寄せください。 貴重な受講レビューをありがとうございます。

  • somisomisomsomi님의 프로필 이미지
    somisomisomsomi

    受講レビュー 3

    ∙

    平均評価 5.0

    5

    100% 受講後に作成

    • mn1231479237님의 프로필 이미지
      mn1231479237

      受講レビュー 1

      ∙

      平均評価 5.0

      5

      32% 受講後に作成

      ￥40,359

      MetaEncoreの他の講座

      知識共有者の他の講座を見てみましょう！

      Basic UVM Testbench（回路設計検証）강의 썸네일

      Basic UVM Testbench（回路設計検証）

      MetaEncore

      本講座を通じてUVM Class libraryについて理解し、UVMを使用したTestbench設計技法を習得することができます。

      초급

      초급

      Verilog HDL, system-verilog, uvm

      Basic UVM Testbench（回路設計検証）강의 썸네일

      Basic UVM Testbench（回路設計検証）

      MetaEncore

      Basic SystemVerilog Testbench（回路設計検証）강의 썸네일

      Basic SystemVerilog Testbench（回路設計検証）

      MetaEncore

      SystemVerilog（システムベリログ）の基本文法とSystemVerilogのクラス（Class）を使用したテストベンチ（Testbench）設計技法を習得することができます。 また現場で使用されるEDA ToolであるSynopsys社のVCSを活用してハードウェア回路設計検証の全体基礎サイクルを経験し学ぶことができます。 関連検索語 システムベリログ、システムベリログ、SystemVerilog、ベリログ、ベリログ、Verilog、SOC、回路設計、回路検証、検証、Verification、チップ設計、チップ検証、Samsung電子、SK Hynix、新入教育、社内教育、Synopsys、VCS、半導体、就職、経歴、ファブレス

      초급

      초급

      Verilog HDL, system-verilog, verification

      Basic SystemVerilog Testbench（回路設計検証）강의 썸네일

      Basic SystemVerilog Testbench（回路設計検証）

      MetaEncore