Basic UVM Testbench（回路設計検証）
MetaEncore
￥57,142
初級 / Verilog HDL, system-verilog, uvm
5.0
(5)
ミッション
ミッション
本講座を通じてUVM Class libraryについて理解し、UVMを使用したTestbench設計技法を習得することができます。
初級
Verilog HDL, system-verilog, uvm
合成 (Synthesis)
合成とは？
VerilogなどのHDLで記述されたRegister Transfer Levelの設計をGate Levelに変換
変換プロセスにおいて、Synopsys Design Constraintという制約条件に合わせてデザインを最適化
最終的にファウンドリから提供されるスタンダードセル（Standard cell）へマッピング
デジタル回路設計実装の始まり、合成を学ぶ。
デジタル回路設計実装段階の始まり、正しく理解してこそチップが完成します。
合成は、抽象的な段階と物理的な段階をつなぐ最初の関門です。
結局、合成を理解することは、回路設計プロセス全体を理解することです。
実務の現場では、合成およびタイミング検証の経験がある新入社員が好まれます。
しかし、関連ツールは高価でアクセシビリティが低いため、学校や独学では勉強しにくい領域です。
この講義では、実務で使用されるDesign Compilerベースの合成プロセスを段階別に経験することができ、
合成だけでなく、回路実装の職務で使用される多くの概念について説明します。
合成講義で扱う内容
セクション1. 合成に必要なデジタル論理回路の基礎内容
デジタルシステム
Timingの概念
セクション2. Digital Chip Design Flowに関する具体的な理解
SoC / ASIC
Physical Implementation (Front-End) / Physical Design (Back-End) Flow
セクション3. 実務で最も多く使用される合成ツールであるSynopsys Design Compilerを利用した合成の理解
デザインセットアップ (Design Setup)
Synopsys Design Constraints (SDC)
合成テクニック
タイミング解析
合成講義を通じて得られるもの
合成のために必要な準備過程
Design最適化のためのSDCコマンドの理解
タイミングの概念および分析
Compile過程における様々なテクニック
実務で使用される用語への理解
準備事項
Digital Designを「実体」のあるGateにマッピングする過程であるため、以下の予備知識が必要
デジタル論理回路
CMOSの動作原理
Verilog言語に関する基礎知識
Linux環境
講義内容のための必須事項ではありませんが、実務ではすべてLinux環境を使用します。
EDAツールと対話するためのTCL
同様に必須事項ではありませんが、合間に勉強しておくのが良いでしょう。
講義に関連する学習内容の参考サイト
PI / PD分野で最も多く使用されるスクリプト言語であるTCL
実習チャレンジ講義を進行中
講義の受講後に実習を進めてみたいなら？
インフランチャレンジ講義 [2週間合成実習チャレンジ] 運営中(毎期先着5名)
3期募集進行中: https://inf.run/ePpjr
Synopsys社のDesign Compilerを使用してみる絶好の機会です。
半導体設計の分野はいつも難しくて遠い存在に感じていましたが、この講義を聞いて考えが完全に変わりました。最初は用語も馴染みがなく、流れもよく掴めませんでしたが、講師の方が一つ一つ分かりやすく説明してくださったので、自然と理解できるようになりました。おかげでこの分野に興味も湧いて、もっと勉強してみたいと思うようになりました。難しいとばかり思っていた内容をこんなに興味深く教えてくださって、本当にありがとうございました！！
SoC Physical Design Engineerです。ASIC業界に従事しており、Front End Engineerと協業してTapeoutする間、Front Endの業務を理解したくて受講することになりました。 さらに、RTL Designに関する知識も習得できて良いと思います。時間に余裕がある時に聞いていると、ヒーリングされるような感じでした。 説明を落ち着いて上手にしてくださり、見落としていたPointを再び頭に刻むことができました。Tape-Out Flowにおいて気になる事項もありましたし、新しく知った事項があって良かったです。 今後の業務遂行において、良い参考になりそうです。ありがとうございます。
半導体設計分野の講義でこれほど詳細で分かりやすく説明してくれる講義があったでしょうか..とても良い動画をありがとうございます。実際のデザインハウスで進められるflow を..何よりも日本語でこれほどKindに説明してくださる動画..とても貴重で嬉しかったです。落ち着いて説明してくださり、耳にもすっと入ってきて他の方々にもお勧めしそうです 半導体設計方面を初めて入門される方にぴったりの講義だと思います。 良い品質の講義を改めてありがとうございます！また別の講義がアップされるか待つことになりそうです〜
この講義を通じて、デジタル論理回路から合成プロセスまで体系的に理解することができ、大変役に立ちました。 各セクションが段階的に構成されているため、初心者でも流れを追いやすく、実務でよく接する概念を明確に説明していただいたので、理解しやすかったです。 特にTiming分析と合成プロセスの説明が、実際の業務にすぐ適用できるほど有益でした。 例題と説明のバランスが良く、複雑な内容も負担なく学習することができました。 よく聞きました。
