inflearn logo
강의

講義

知識共有

Basic UVM Testbench(回路設計検証)

UVMシミュレーション環境の説明

VCS 환경 테스트 문의

21

sharonne

投稿した質問数 2

0

안녕하세요.

'UVM Simulation 환경 설명 ' 강의에서 단기간에 VCS 환경에서 테스트 할 수 있도록 준비중에 있다고 하셨는데 혹시 언제쯤 활용해 볼 수 있을까요?

verilog-hdl system-verilog uvm vcs

回答 0

CDC 예제 및 메타스테빌리티 관련 질문 드립니다.

1

17

2

Vivado 설치 / download 불가

1

49

2

L2_P12_priority_data_controller 코드 리뷰 부탁드립니다.

1

60

2

메모리 리셋 관련 질문 드립니다.

1

56

2

RTL_ROM이 무엇인지 알고 싶습니다.

1

65

2

인터럽트 컨트롤러 요청 처리와 처리 완료 구문 중 이해가 안되는 내용이 있습니다.

1

73

2

enable_latch가 F/F이 아니라 래치인 이유가 궁금합니다.

1

69

2

카페 등업신청

0

60

1

fpga

1

81

2

test class의 constructor 부분을 보다가 궁금한 점이 있어 질문드립니다.

0

51

1

FPGA 연결 확인 방법

0

78

1

lwip 실험중 오류 상황

0

76

2

uvm config db에 대해 궁금한 점이 있습니다.

0

72

1

이 강의 zboz7보드에서도 실행 가능한가요?

1

76

1

강의자료 기한 연장 + 로드맵 문의

0

77

2

Chapter 16 FSM 관련 질문

1

103

2

강의 환경(linux) 관련 질문

1

118

2

강의자료 업로드 될까요

0

77

2

output.txt가 이상하게 나옵니다.

1

90

2

L2_P08 SRAM 코드 리뷰 부탁드립니다.

1

95

2

Arty Z10 관련 문의

1

95

2

season 2 코딩테스트 강의에 대한 문의드립니다.

1

83

1

4:1먹스 구현방식에 대한 질문입니다.

1

77

2

강의자료 PDF 어떻게받나요?

0

118

2