inflearn logo
강의

講義

知識共有

Basic SystemVerilog Testbench(回路設計検証)

SystemVerilog Interface - 2 (活用編)

test class의 constructor 부분을 보다가 궁금한 점이 있어 질문드립니다.

2

99yuny5542

投稿した質問数 5

0

image.png

안녕하세요. test class의 constructor 부분을 보다가 궁금한 점이 있어 질문드립니다.

슬라이드 코드에서 아래와 같이 되어 있는데,

this.din_if  = this.din_if;
this.dout_if = this.dout_if;

제가 이해한 바로는 function new()의 argument로 전달받은 interface를 class 내부 member에 저장하려는 목적이라면,

this.din_if  = din_if;
this.dout_if = dout_if;

처럼 작성되어야 할 것 같습니다.

혹시 슬라이드의 this.din_if = this.din_if; 부분은 오타인지, 아니면 제가 놓치고 있는 다른 의미가 있는지 확인 부탁드립니다.

verilog-hdl system-verilog verification system-verilog-dpi

回答 0

FPGA 연결 확인 방법

0

26

1

lwip 실험중 오류 상황

0

55

2

uvm config db에 대해 궁금한 점이 있습니다.

0

62

1

이 강의 zboz7보드에서도 실행 가능한가요?

1

62

1

강의자료 기한 연장 + 로드맵 문의

0

60

2

강의자료 업로드 될까요

0

63

2

queue assignment pattern 문의 건

0

88

1

Mission 5 문의 건

0

119

2

강의 ppt 자료 요청건

0

127

2

미션tree

0

101

3

강의7 질문

0

102

2

mission1 질문

0

107

3

Verilog Testbench DB 원본

0

98

1

Inline constraints 관련 질문

0

89

1

SystemVerilog Interface - 1에서 modport 관련 질문

0

99

1

FIFO read sequence waveform 관련 문의

0

150

2

EDAPlayground에서 코드 찾기

0

124

2

섹션 3. 20 DPI 이해하기 에서 DPI-C : Compile and Debug 부분 질문 입니다.

1

162

2

미션 3 로그 결과 문의

0

118

2

영상이 이상합니다.

0

122

1

sv에서 class에 대한 질문입니다.

1

104

1

'fork-join_none'으로 시작된 백그라운드 스레드의 종료는 어떻게 관리되나요?

0

139

1

SystemVerilog 내 program 이 top module 의 역할을 하는건가요?

2

192

2

강의문의

1

143

1