inflearn logo
강의

講義

知識共有

Basic SystemVerilog Testbench(回路設計検証)

データ型と構造 - 1 (型の理解)

영상이 이상합니다.

解決済みの質問

90

rlaalswo8132670

投稿した質問数 3

0

영상에서 자꾸 operate라고 소리가 나네요..

verilog-hdl system-verilog verification system-verilog-dpi

回答 1

0

MetaEncore

김민재 님,

소리가 나는 영상과 시간대를 알려 주실 수 있으신지요?

1

rlaalswo8132670

Data Type과 Structures- 1 강의 전반적으로 나옵니다. 확인이 가능하실까요?

1

MetaEncore

김민재 님,

확인해 보도록 하겠습니다.

1

MetaEncore

김민재 님,

Feedback 감사 드립니다. 영상 편집시 encoding 에 문제가 있었던 것 같습니다.

수정하여 다시 올리고 알려 드리겠습니다.

1

MetaEncore

김민재 님,

체크해 주신 부분 너무 감사드립니다.

저희 encoding 상에 문제가 있었습니다. 다시 encoding 하여 영상 올렸습니다.

제가 확인한 것으로는 문제 해결된 것 확인 하였습니다.

확인 부탁 드리고, 해결 되었다면 "해결" 버튼 눌러 주시면 됩니다.

FIFO 질문

0

15

2

cache관련 질문 드립니다

0

36

1

수업자료내 출처 문의 드립니다.

0

31

2

보드 관련 질문 드립니다.

1

51

2

34장의 맛비 패턴 generator 관련 질문입니다!

1

51

2

34장과 35장에서 설계한 IP는 DDI의 구조를 설계한 것인가요?

1

53

1

환경설정 문

2

65

2

queue assignment pattern 문의 건

0

53

1

Mission 5 문의 건

0

80

2

강의 ppt 자료 요청건

0

87

2

미션tree

0

60

3

강의7 질문

0

69

2

mission1 질문

0

68

3

Verilog Testbench DB 원본

0

61

1

Inline constraints 관련 질문

0

57

1

SystemVerilog Interface - 1에서 modport 관련 질문

0

69

1

FIFO read sequence waveform 관련 문의

0

92

2

EDAPlayground에서 코드 찾기

0

89

2

섹션 3. 20 DPI 이해하기 에서 DPI-C : Compile and Debug 부분 질문 입니다.

1

125

2

미션 3 로그 결과 문의

0

89

2

sv에서 class에 대한 질문입니다.

1

73

1

'fork-join_none'으로 시작된 백그라운드 스레드의 종료는 어떻게 관리되나요?

0

83

1

SystemVerilog 내 program 이 top module 의 역할을 하는건가요?

2

137

2

강의문의

1

98

1