Verilog Testbench DB 원본
DB 를 다운받아서 보라고 하셨는데 DB 는 어디에 있나요?
回答 1
0
eunho.son 님,
안녕하세요.
섹션 1에 있는 "9. [다운로드] DUT 예제와 Mission 을 위한 환경" 에 들어가셔서
자료 다운로드 받으시면 됩니다.
fpga
0
8
0
test class의 constructor 부분을 보다가 궁금한 점이 있어 질문드립니다.
0
11
1
FPGA 연결 확인 방법
0
27
1
lwip 실험중 오류 상황
0
56
2
uvm config db에 대해 궁금한 점이 있습니다.
0
62
1
이 강의 zboz7보드에서도 실행 가능한가요?
1
62
1
강의자료 업로드 될까요
0
63
2
queue assignment pattern 문의 건
0
88
1
Mission 5 문의 건
0
119
2
강의 ppt 자료 요청건
0
127
2
미션tree
0
101
3
강의7 질문
0
102
2
mission1 질문
0
107
3
Inline constraints 관련 질문
0
89
1
SystemVerilog Interface - 1에서 modport 관련 질문
0
99
1
FIFO read sequence waveform 관련 문의
0
150
2
EDAPlayground에서 코드 찾기
0
124
2
섹션 3. 20 DPI 이해하기 에서 DPI-C : Compile and Debug 부분 질문 입니다.
1
162
2
미션 3 로그 결과 문의
0
118
2
영상이 이상합니다.
0
122
1
sv에서 class에 대한 질문입니다.
1
104
1
'fork-join_none'으로 시작된 백그라운드 스레드의 종료는 어떻게 관리되나요?
0
139
1
SystemVerilog 내 program 이 top module 의 역할을 하는건가요?
2
192
2
강의문의
1
143
1