inflearn logo
강의

講義

知識共有

Basic SystemVerilog Testbench(回路設計検証)

Verilogテストベンチの作成方法

Verilog Testbench DB 원본

解決済みの質問

86

eunhoson7996

投稿した質問数 5

0

DB 를 다운받아서 보라고 하셨는데 DB 는 어디에 있나요?

verilog-hdl system-verilog verification system-verilog-dpi

回答 1

0

MetaEncore

eunho.son 님,

안녕하세요.

섹션 1에 있는 "9. [다운로드] DUT 예제와 Mission 을 위한 환경" 에 들어가셔서

자료 다운로드 받으시면 됩니다.

이 강의 zboz7보드에서도 실행 가능한가요?

1

22

1

강의자료 기한 연장 + 로드맵 문의

0

18

2

Chapter 16 FSM 관련 질문

1

34

2

강의 환경(linux) 관련 질문

1

44

2

강의자료 업로드 될까요

0

26

2

output.txt가 이상하게 나옵니다.

1

35

2

L2_P08 SRAM 코드 리뷰 부탁드립니다.

1

31

2

queue assignment pattern 문의 건

0

72

1

Mission 5 문의 건

0

98

2

강의 ppt 자료 요청건

0

109

2

미션tree

0

76

3

강의7 질문

0

85

2

mission1 질문

0

86

3

Inline constraints 관련 질문

0

71

1

SystemVerilog Interface - 1에서 modport 관련 질문

0

79

1

FIFO read sequence waveform 관련 문의

0

122

2

EDAPlayground에서 코드 찾기

0

107

2

섹션 3. 20 DPI 이해하기 에서 DPI-C : Compile and Debug 부분 질문 입니다.

1

144

2

미션 3 로그 결과 문의

0

95

2

영상이 이상합니다.

0

103

1

sv에서 class에 대한 질문입니다.

1

89

1

'fork-join_none'으로 시작된 백그라운드 스레드의 종료는 어떻게 관리되나요?

0

102

1

SystemVerilog 내 program 이 top module 의 역할을 하는건가요?

2

166

2

강의문의

1

122

1