vivado 2022.1 version memory IP 구조
109
投稿した質問数 14
선생님 안녕하세요,
강의에 따라 memory IP까지 생성한 뒤 3.3에서 구조를 비교해보는 부분이 제 것과 좀 다른 것 같아서 문의드립니다.
강의에서는 다음과 같은 구조를 갖도록 나타났지만
실제로 제 환경에서 확인해보면 아래와 같이 경로나 파일이 강의안처럼 많이 생기지 않습니다.. 생성 자체는 강의와 동일하게 진행했는데 어디가 문제일까요?
PS C:\Users\wis06\ddr3_controller\ddr3_controller.srcs> tree /F
폴더 PATH의 목록입니다.
볼륨 일련 번호는 8AC9-5BCE입니다.
C:.
└─sources_1
└─ip
└─ddr_controller
ddr_controller.xci
mig_a.prj
回答 1
0
안녕하세요.
IP 생성시 압축된 형태로 파일이 생성되어서 그렇습니다.
이를 해제하려면,
Tools (or Flow Navigator의 PROJECT MANAGER) - Settings - IP 로 이동해서
Use Core Container for IP 옵션을 해제해 주시고 다시 생성하시면 됩니다.
감사합니다 ~!!
0
선생님 안녕하세요,
vivado에서 확인해본 결과 이미 현재 프로젝트는 다음과 같이 옵션이 해제되어 있는 상태입니다..!
또한, 다시 생성하는 것은 프로젝트를 다시 만드는 것을 의미하는 건가요? 아니면 다시 생성하는 방법이 있나요??
0
사용하고 있는 vivado 버전이 다르네요.버전에 따라 프로젝트내 다른 폴더에 생성될 수도 있으니 프로젝트 폴더에서 ddr_controller.veo 파일을 검색해 보세요.
다른 방법은 해당 ip 선택 - 우클릭 - open example ~ 항목을 선택하면,새로운 프로젝트가 새로 생성되면서 파일들이 생성됩니다.
메모리 리셋 관련 질문 드립니다.
0
8
1
RTL_ROM이 무엇인지 알고 싶습니다.
0
10
1
인터럽트 컨트롤러 요청 처리와 처리 완료 구문 중 이해가 안되는 내용이 있습니다.
1
34
2
enable_latch가 F/F이 아니라 래치인 이유가 궁금합니다.
1
33
2
카페 등업신청
0
43
1
fpga
1
61
2
test class의 constructor 부분을 보다가 궁금한 점이 있어 질문드립니다.
0
38
1
FPGA 연결 확인 방법
0
47
1
Arty z7 -20 보드의 경우
1
58
2
RVALID/RREADY 핸드셰이크 발생 시 RDATA 전이가 발생해도 문제가 없는 이유?
1
83
4
강의노트는 어디서 받을 수 있나요?
0
70
2
lwip 실험중 오류 상황
0
67
2
uvm config db에 대해 궁금한 점이 있습니다.
0
66
1
이 강의 zboz7보드에서도 실행 가능한가요?
1
71
1
강의자료 기한 연장 + 로드맵 문의
0
66
2
Chapter 16 FSM 관련 질문
1
86
2
강의 환경(linux) 관련 질문
1
103
2
강의자료 업로드 될까요
0
67
2
output.txt가 이상하게 나옵니다.
1
81
2
L2_P08 SRAM 코드 리뷰 부탁드립니다.
1
83
2
Arty Z10 관련 문의
1
80
2
simulation 질문
0
91
1
[질문] HIL-A35T 악세사리 구매
0
215
1
FrameBuffer 활용 관련
0
270
1