34장과 35장에서 설계한 IP는 DDI의 구조를 설계한 것인가요?
안녕하세요 🙂
[1. 질문 챕터] : 34장,35장
[2. 질문 내용] : 34장과 35장에서 설계한 IP는 디스플레이에 들어가는 DDI의 구조를 설계한 것일까요?
[3. 시도했던 내용, 그렇게 생각하는 이유] : 지금 디스플레이 공학을 배우고 있는데 화면에 데이터를 전달하는 역할이 마치 DDI의 역할과 비슷하여 궁금해서 여쭈어 봅니다! 아니면 DDI랑은 아예 관련이 없는 IP일까요?
回答 1
1
반갑습니다! 공부 범위를 넓혀가며 스스로 연결고리를 찾는 모습이 아주 보기 좋네요. 🙂
결론부터 말씀드리면, 네, 맞습니다. 34장과 35장에서 설계한 AXI4-Stream 기반의 영상 데이터 생성 IP는 기능적으로 보면 DDI(Display Driver IC) 내부의 'T-CON(Timing Controller)'이나 'Source Driver'가 하는 역할의 아주 기초적인 부분을 설계하신 거라고 보셔도 무방합니다.
1. DDI와 우리가 만든 IP의 공통점
DDI는 크게 T-CON, Source Driver, Gate Driver 등으로 나뉘는데, 우리가 설계한 IP는 그중에서 데이터를 가공하고 화면에 뿌려줄 순서를 정하는 역할을 합니다.
데이터 생성 및 전달: DDI는 메모리(프레임 버퍼)로부터 RGB 데이터를 받아 패널에 전달하죠. 우리가 설계한 IP도 AXI4-Stream 규격에 맞춰 RGB(그라데이션) 데이터를 순차적으로 생성해서 쏴주는 역할을 합니다.
Timing 제어: 영상 데이터는 단순히 값만 보내는 게 아니라 "어디가 한 줄의 시작(EOL)이고, 어디가 화면의 끝(EOF)인가"가 중요한데, 우리가 쓴
TUSER(SOF),TLAST(EOL) 신호가 바로 DDI에서 화면 규격을 맞출 때 사용하는 싱크 신호들과 같은 개념입니다.
2. AXI4-Stream Video 규격의 핵심
자일링스(AMD)에서 정의한 이 규격은 결국 표준적인 영상 인터페이스(VGA, HDMI, DisplayPort 등)로 데이터를 넘기기 위한 '약속'입니다.
DDI와의 연관성: 실제 제품에서는 우리가 만든 이런 IP 뒤에 Video Out IP(예: HDMI Tx, MIPI DSI Tx)가 붙게 됩니다. 이 MIPI나 HDMI 신호를 최종적으로 받아서 패널을 구동시키는 칩이 바로 DDI입니다.
즉, 우리는 DDI가 알아먹을 수 있는 형태로 데이터를 예쁘게 포장해서 보내주는 앞단(Controller 측면)을 설계한 셈이죠.
3. 실무적인 관점
디스플레이 공학에서 배우시는 DDI는 아날로그 전압 제어(Source Driver 등)까지 포함하는 개념이지만, FPGA나 SoC 설계 직군에서 말하는 "디스플레이 IP 설계"는 지금 하신 것처럼 디지털 영역에서의 데이터 흐름과 타이밍 제어를 의미합니다.
지금 배우시는 그라데이션 IP가 단순해 보여도, 여기에 이미지 버퍼(VRAM)를 연결하고 알고리즘만 넣으면 그게 바로 스마트폰이나 TV에 들어가는 Display Controller의 핵심 로직이 되는 겁니다.
즐공하세요!
34장의 맛비 패턴 generator 관련 질문입니다!
1
32
2
[HDL 32장-2부] 참고 링크 관련
1
52
2
[HDL 22장] F/F CE 관련 질문
1
57
2
13강에 언급된 강의 내용 질문
1
69
2
22장 vaild/ready
1
105
1
output, reg 선언
1
90
3
gvim
1
69
1
fifo의 stall과 퍼포먼스 드랍
1
66
2
Design Valid I/F
1
77
2
valid/ready 스트림 구조 관련 질문이 있습니다!
1
98
2
IDLE state의 시점관련
1
70
2
skid buffer의 handshake 방향이 반대로 되어 있는 이유
1
119
3
[wdma] AWLEN_w의 값이 1일 경우 r_burst_cnt_w와 AWLEN_w의 async 인한 bready 발행X 이슈?
1
77
2
system verilog 사용이유.
1
137
2
AXI_VIP 사용 시 glitch 발생
1
101
1
왜 배속이 안되요?
1
121
2
다이어그램 이해
1
80
2
27.[프로젝트-1] Mem copy IP를 FPGA에 올려보기
1
81
2
27.[프로젝트-1] Mem copy IP를 FPGA에 올려보기
1
96
3
[HDL 38장: RDMA 코드 실습편] MOR fifo에서 "ARLEN_r" 존재의 이유가 궁금합니다
1
118
2
[HDL 35장 AXI-Stream I/F 실습편] sync_fifo 사용 이유
1
142
1
예외처리 관련 질문
1
82
2
AXI의 ID의 역할은?
1
203
2
28장 강의 AXI 이론편관련질문
0
116
1

