inflearn logo
강의

講義

知識共有

設計独学味比の実戦 AI HW設計のためのバイブル、CNN演算完全征服

[AI HW 6章 2部] CNN Paper Review (VGGNet, GoogLeNet, ResNet, 仕上げ)

6장2부 15분 12초 왜 feature map size가 변경되지 않나요?

256

textbook94

投稿した質問数 2

1

안녕하세요. 맛비님 강의영상 잘보고 있습니다.

다름이 아니라 영상도중에 이해가 되질 않아서 글 올립니다.

  1. 질문 챕터 : 15:12 쯤에 Inception Network 설명하는 부분입니다.

  2. 질문 내용 : 1x1 Conv 연산으로 각각의 channel 갯수가 각각 64, 96, 16으로 줄어드는 것 까지는 이해하였습니다.

    근데 기본적으로 3x3 5x5 conv 연산을 하거나 pooling (3x3 max)연산을 진행하게 되면 feature map size가 padding을 하지 않는 이상 줄어들어야 하는게 맞는데, 왜 28x28로 고정이 되는지 알고싶습니다.

    만약 3x3연산은 padding통해 output feature map size가 28x28이 되었다고 한다면, 5x5도 padding인가요? 만약 padding이라면 상하좌우 2칸씩 늘려야하는데, zero padding을 사용하는건가요?

verilog-hdl fpga 임베디드 cnn

回答 2

0

semisgdh

안녕하세요 🙂

너무 훌륭하게 찾으셨습니다.

네 찾아보신대로, padding 이 들어가야 NxN Conv 이후 2D domain size 를 유지할 수 있습니다.

padding 에서 zero 말고도 다양한 padding 기법이 있지만, padding 이라는게 결국 boundary 영역처리라서, 꼭 어떤 padding 이 가장 좋다 말하기 그래요 ㅎ

즐공하세요 🙂

0

textbook94

제가 좀 더 찾아본 내용을 같이 올려보려고 합니다.

워낙 유명하다보니 구글에서 다음과 같은 자료가 있더라고요.

https://teddylee777.github.io/pytorch/inception-module/

InceptionModule 클래스(class)정의문에서 padding='same' 이 확인할 수 있었고, same padding을 통해 3x3, 5x5 Conv2D 연산의 output feature map size가 input size와 동일하게 나온걸 확인하였습니다. ( max 3x3 pooling도 padding 사용한것으로 보입니다. )

https://discuss.pytorch.org/t/padding-1-and-same-give-different-result/163584 (“same” which means add 0 as padding and make the output size the same as input size)

padding종류도 여러가지라서 찾아봤는데, pytorch에서 same padding은 zero padding을 기반하여 진행하는것으로 파악되어서 zero인거 같습니다. (chatgpt도 그렇다고 하더라고요.)

[AI HW Lab2] CNN Verilog HDL Practice 1 (Simulation) - 문제설명편 ppt

1

106

2

[AI HW Lab1] CNN Core C 코딩 (Golden Model 만들기)

1

93

2

spartan7 fgga484보드

1

78

1

soft reset관련 질문드립니다!!

1

62

2

예제 코드 환경설정

1

77

2

HW 언어 for loop 해석

1

57

3

수업자료 관련 질문드립니다.

1

76

2

FPGA 기반 ASIC 설계 검증 시 다차원 배열 처리 방식 및 강의 수강 순서 고민

1

105

2

Fpga에 ai 가속기를 사용하는 이유

2

424

2

AI HW 11장 관련 질문드립니다.

1

114

2

소프트 맥스 관련 질문드립니다.

1

204

1

Data형태에 따른 AI가속기 구현 질문

1

223

1

cnn_core simulaiton

2

282

3

zynq z7 10 parameter 크기

1

208

2

ip 패키징 질문

1

287

1

Image 인식 가속 모델을 설계하려면

1

309

2

이 강의 수강을 위해 fpga 구입이 필요할까요?

2

368

2

혹시 AI 관련 강의도 Zybo Board가 필요한가요?

1

292

2

cnn_kernel.v 코드질문입니다.

1

198

1

zybo z7 케이블 관련 질문

1

363

1

CNN layer별 연산

1

274

2

CNN Core에 weight 와 input feature map 관련해서 질문있습니다!

1

261

1

Linux 및 외장 하드 사용에 관한 질문

1

270

2

CNN가속기 질문

1

363

1