inflearn logo

講義

知識共有
inflearn logo
【2週間合成実習チャレンジ1期】実務環境（Synopsys Design Compiler）RTL合成を体験する
ハードウェア

/

半導体

【2週間合成実習チャレンジ1期】実務環境（Synopsys Design Compiler）RTL合成を体験する

2週間で得られるもの

  • Linux環境をはじめとする実務環境を事前に体験

  • 実務で最も多く使用されるSynthesis Toolを体験してみる

  • たった一度の経験で差別化され、競争力のある自己紹介書の作成が可能

1月6日 開始

14日

1月19日 完走

MetaEncore님과 함께해요!

201

受講生

27

受講レビュー

37

回答

4.7

講座評価

11

講座

AI（Artificial Intelligence）やIoT（Internet of Things）などの特定用途向けチップ（ASIC、application-specific integrated circuit）に対する市場の需要は高まっており、実際に多くのチップが設計されていますが、実際の生活の変化にまでつながるケースはまれです。

多くのASIC設計には機能上の誤りがあったり、計画していた性能条件を満たせなかったりするためです。優れた半導体を作り、私たちの暮らしをより豊かにするためには、大規模化・複雑化した設計に対応できる高度な機能・性能検証を提供するサービスが必要です。メタアンコールは、そうしたサービスを提供することで、人々の役に立つ半導体がより多く生み出されることを目指す会社です。

もっと見る
1poster

*募集および講義日程の確認必須、講義申請後のアンケート作成必須

確認してください!

  • 本講義はSynopsysツール2週間使用権が含まれた、ツールの使用方法を中心とした講義です。

  • Synopsysツールは一般的には現職在職者のみが使用できるツールですが、

    今回のチャレンジ講座の受講生に限り、直接使ってみることができる機会を提供いたします。


  • 申請後、アンケートへの必須記入をお願いいたします。ツールの使用権限を提供するために必要となります。

[2週間合成実習チャレンジ1期]

募集期間:2025年12月23日 午前9:00 ~ 2026年1月5日 午後5:00

講義日程：2026-01-06 午前9:00 ~ 2026-01-19 午後5:00

※講義スケジュールとDesign Compiler Toolの使用権スケジュールは同一です。


合成 (Synthesis)

合成とは？

  • Verilog のような HDL で記述された Register Transfer Level の Design を Gate Level に変換

  • 変換過程でSynopsys Design Constraintという制約条件に合わせてDesignを最適化

  • 最終的にFoundryから提供されるStandard cellにMapping


合成経験の重要性

説得力のある自己紹介書の作成

業界では合成およびタイミング検証の経験がある新入社員を好みます。
しかし、合成を経験するためには多くの費用と時間がかかります。
業界では経験を求めていますが、オフライン教育課程も競争率が高いです。
本講義は実務で使用する環境をそのまま実装し、教育環境を提供します。
実務で最も多く使用されるSynopsys社のDesign Compilerを使用します。
本講義を通じて、オフライン教育課程の選抜と就職市場で競争力のある自己紹介書を作成できるようになります。


国内初の合成実習オンライン講義

合成実習講義で扱うこと

  • セクション1. 実習環境の準備


    • 5分以内に実習環境を整えることができます。

  • セクション2. 実習デザインの準備

    • 提供されたHDLコードで記述されたRTL DesignをToolに読み込む方法の実習

    • RTL Designを読み込んでCheckするプロセスの実習

    • 各Objectにアクセスする方法の実習

  • セクション3. Synopsys Design Constraints 記述

    • デジタル回路の核心であるClock宣言実習

    • Chip外部環境Modelingの実習

    • 基本的なタイミング検証の変形と例外事項の実習

  • セクション4。

    • Gate Levelへのコンパイルのための準備実習

    • # Translation Compile進行実習及び比較 --- **Note**: This appears to be a title or heading. The translation maintains the original structure as a single line as required.

    • Compile後に確認すべきReport実習

合成実習講義を通じて得られるもの

  • 実務で使用する環境と最も多く使用されるDesign Compilerを経験します。

  • 自己紹介書の差別化を図りながら、競争力を持つことができます。


準備事項

  • 言語で設計された回路を「実体」のあるGateにMappingする過程であるため、以下の前提知識が必要

    • デジタル論理回路

    • CMOS動作原理

    • Verilog言語に関する基礎知識

    • [Inflearn講座] Basic Design Synthesis Trainingを先に受講することをお勧めします。
      https://inf.run/xc2V3

  • Linux環境

    • 実務ではLinux環境を使用します。

    • Windowsとは異なり、主にコマンドを入力してコンピュータと対話する方式です。

    • Linuxで使用する主要なコマンドを知っていると役立ちます。

  • EDAツールと通信するためのTCL

    • インタープリタ方式の言語であり、EDAツールはほとんどがTCL interfaceで動作します。


    • デジタル回路設計の方向で就職したいのであれば、隙間時間を利用して勉強するのが良いです。


講義に関連する学習内容の参考サイト

1월

6일

챌린지 시작일

2026년 1월 6일 오전 09:00

챌린지 종료일

2026년 1월 19일 오후 05:00

챌린지 커리큘럼

全体

16件 ∙ (3時間 4分)

次のような方に
おすすめです

受講対象

  • 就職活動中の方

  • 半導体設計実装への業務変更をご希望の方

前提知識

  • デジタル回路設計の基本フロー

  • Verilog HDL

  • 論理回路

  • [Inflearn講座] Basic Design Synthesis Training (デジタル回路設計実装)

受講レビュー

まだ十分な評価が集まっていない講座です。
ぜひ最初のレビューをお寄せください。

취소 및 환불 규정
챌린지는 지식공유자가 설정한 수업 최소 정원이 충족되지 않을 경우, 폐강 안내가 고지되며 결제 내역이 자동취소됩니다.

MetaEncoreの他の講座

知識共有者の他の講座はこちら

Basic UVM Testbench（回路設計検証）講義サムネイル

Basic UVM Testbench（回路設計検証）

MetaEncore

￥55,312

初級 / Verilog HDL, system-verilog, uvm

5.0

(5)

ミッション
ミッション

本講座を通じてUVM Class libraryについて理解し、UVMを使用したTestbench設計技法を習得することができます。

初級

初級

Verilog HDL, system-verilog, uvm

Basic UVM Testbench（回路設計検証）講義サムネイル

Basic UVM Testbench（回路設計検証）

MetaEncore

￥55,312

初級 / Verilog HDL, system-verilog, uvm

5.0

(5)

ミッション
ミッション
Basic Design Synthesis Training (デジタル回路設計の実装)講義サムネイル

Basic Design Synthesis Training (デジタル回路設計の実装)

MetaEncore

￥41,484

入門 / EDA, digital-logic, vlsi, soc, asic

5.0

(6)

半導体チップはどのような段階を経て設計・製造されるのでしょうか。 PI(Physical Implementation) / PD(Physical Design)職務で必要とされる論理回路の基本概念と、チップ設計フロー（Chip Design Flow）について一歩ずつ確認し、現場でデジタルチップ回路設計に使用されるツールを基に、合成プロセスの主要な概念について見ていきます。

入門

入門

EDA, digital-logic, vlsi

Basic Design Synthesis Training (デジタル回路設計の実装)講義サムネイル

Basic Design Synthesis Training (デジタル回路設計の実装)

MetaEncore

￥41,484

入門 / EDA, digital-logic, vlsi, soc, asic

5.0

(6)

Basic SystemVerilog Testbench（回路設計検証）講義サムネイル

Basic SystemVerilog Testbench（回路設計検証）

MetaEncore

￥55,312

初級 / Verilog HDL, system-verilog, verification, system-verilog-dpi

4.8

(14)

ミッション
ミッション

SystemVerilog（システムベリログ）の基本文法とSystemVerilogのクラス（Class）を使用したテストベンチ（Testbench）設計技法を習得することができます。 また現場で使用されるEDA ToolであるSynopsys社のVCSを活用してハードウェア回路設計検証の全体基礎サイクルを経験し学ぶことができます。 関連検索語 システムベリログ、システムベリログ、SystemVerilog、ベリログ、ベリログ、Verilog、SOC、回路設計、回路検証、検証、Verification、チップ設計、チップ検証、Samsung電子、SK Hynix、新入教育、社内教育、Synopsys、VCS、半導体、就職、経歴、ファブレス

初級

初級

Verilog HDL, system-verilog, verification

Basic SystemVerilog Testbench（回路設計検証）講義サムネイル

Basic SystemVerilog Testbench（回路設計検証）

MetaEncore

￥55,312

初級 / Verilog HDL, system-verilog, verification, system-verilog-dpi

4.8

(14)

ミッション
ミッション

￥13,828