Practical Analog Circuit Design: Designing Analog IP and Improving Performance

안녕하세요, 2-stage opamp를 측정하는 도중 PSRR 측정 방법에 대한 궁금증이 생겨 질문드립니다.강의에서 보여주신 바와 동일하게 VDD에만 AC신호 1

안녕하세요, BGR 설계 이론 강의파트를 듣던 도중 궁금증이 생겨 질문드립니다.강의에서 pnp BJT의 Collector, Base를 연결하면, V_BE 전압을

<img src="https://cdn.inflearn.com/public/files/posts/57a5bd4d-d37c-4b3d-9bc9-059d39a96a8a/c9db560d-3176-4866-a162-1a7d53f6ee4e.png" media-type="img"

두개 초기 값은 어떻게 설정하는건가요? VDD 기준일까요?

opamp 설계후 symbol 화 해서 bgr 설계해도 되나요? 만약 opamp 넣을시 offset 문제는 어떻게 보완하는게 좋을까요?

<img src="https://cdn.inflearn.com/public/files/posts/92675f3f-19f0-4235-a936-42a257c96d8b/03b99cd9-2682-4061-80a0-259bbb0c73f8.png" media-type="img"

<img src="https://cdn.inflearn.com/public/files/posts/387229af-04db-4631-a2da-81fcd1415652/302b4047-70cb-48ae-8a5c-db7e453a58f7.png" media-type="img"

강의 pdf 자료는 어디서 다운 받을수 있나요? 강의 자료 다운로드를 하면 LTspice 파일만 떠서요

<img src="https://cdn.inflearn.com/public/files/posts/0f22f813-3224-49ae-90ab-2551db34363c/e1f113ba-5d79-4bf3-8f96-6a21f480b66e.png" media-type="img"

<img src="https://cdn.inflearn.com/public/files/posts/a5885bcd-9257-4c2c-8921-08ec3fc0622e/a5253522-954f-43a0-bf69-5654d7cd660f.png" media-type="img"

안녕하십니까좋은 강의 감사했습니다. 다름이 아니라, 한 차례 완강 후 복습을 진행하려고하는데 수강기간이

<img src="https://cdn.inflearn.com/public/files/posts/064105c3-c9d6-462c-89c0-a4830b4ec2c4/a6851f44-fd8f-412f-84a1-d418ac91ed3c.png" media-type="img"

현재 LDO 설계 과정에서 버퍼로 사용하는 소스팔로워 부분에 대해서 깊게 공부를 진행중입니다.현재 제가 첨부한 사진은 push-pull 동작을 이용한 버퍼입니다.

안녕하세요. BGR 강의를 듣는 중 질문이 생겼습니다.PTAT과 CTAT의 성분을 합쳐서 Vref를 만드는 아이디어는 알겠는데, 왜 여기에 BJT를 쓰는걸까요? 사실상 bjt를 묶어서 쓰는거니, P

삼코치님 안녕하세요.링 오실레이터 설계 시 홀수 개의 인버터를 사용하고 버퍼를 사용하시는데 버퍼는 pmos와 nmos로 나타내는 인버터가 아닌 심볼로 하는 거는

안녕하세요 코치님BGR 시뮬레이션 관련하여 저도 앞에 질문한 수강생과 동일하게 V3가 545mV에서 전류10uA가 흐르는 것으로 측정되었고 이를 param으로 실

<img src="https://cdn.inflearn.com/public/files/posts/41a85edc-67bf-4f16-aba9-18a7ff787f62/a4e8fb6a-47b4-48e6-8df6-c67a5173db67.png" media-type="img"

안녕하세요, 삼코치님.최근 LDO 설계 및 시뮬레이션을 진행하면서 안정성 분석에 어려움이 있어 질문드립니다. 매번 빠르고 정확한 답변 주셔서 감사합니다.<

안녕하세요 삼코치님,과제6 삼코치님이 이미 설계해두신거 에서 Jitter성분하고 Power(current)확인을 해봤는데요. Comparator한개 쓴 버전에서

질문1) LDO의 Pass TR의 W를 결정할때, Vs : 3.3, Vd : 1.5로 했을때 Saturation동작하는 VG 범위가 1.11 이렇게