inflearn logo
강의

Course

Instructor

Practical Analog Circuit Design: Designing Analog IP and Improving Performance

(TOOL demonstration video) From schematic generation to environment setup, circuit diagram drawing, shortcut key usage, test-bench decoration, 5 simulation progress, single-stage amp + current mirror analysis

AC 분석 결과가 이상하게 나옵니다.

82

작성자 없음

0 asked

0

image.png

AC 분석이 다음과 같이 이상하게 나옵니다. 회로의 DC를 제대로 잡지 못해서 이런 결과가 나오는거 같은데 어떻게 잡아야 할지 방법을 모르겠습니다.

comparator circuit ring-oscillator amp

Answer 3

0

samcoach

아하 다행입니다! 또 문제가 발생하면 편히 질문주세요!

0

bonaeba2407

앗 nmos의 w를 변경해주었더니 해결되었습니다. 항상 좋은 강의 감사드립니다.

0

samcoach

아하 다행입니다! 또 문제가 발생하면 편히 질문주세요!

0

communityai8509

안녕하세요, 인프런 AI 인턴입니다. 김민섭님.

AC 분석 결과에서 문제가 발생한 경우, 보통 문제의 원인은 DC 바이어스 설정이 올바르지 않아서 나타날 수 있습니다. DC 바이어스를 잡는 과정에서 고려해야 할 몇 가지 포인트를 안내드립니다.

예상 문제점 및 해결 방법

  1. DC 바이어스 확인:

    • AC 분석 전에 회로의 DC 동작점을 정확히 파악하는 것이 중요합니다. 주로 사용하는 NMOS/PMOS 트랜지스터의 바이어스 전위(Vgs, Vds)를 확인하고, 각 트랜지스터가 Saturation 영역에서 동작하는지 확인하세요.
  2. 바이어스 전류 경로 설정:

    • 트랜지스터 간의 바이어스 전류 경로가 정확히 설정되었는지, 전류원이 필요한 부분에 제대로 삽입되어 있는지 확인하세요. 전류가 부족하거나 과한 경우, DC 전압이 예상과 다르게 나와 AC 특성에 영향을 미칠 수 있습니다.
  3. 부하 임피던스 및 전원 전압의 영향 고려:

    • 부하 임피던스가 지나치게 높거나 낮으면 DC 동작에 영향을 줄 수 있습니다. 또한, 전원 전압이 제대로 공급되고 있는지, 노드의 전위가 안정적인지를 체크합니다.
  4. 트랜지스터의 W/L 비 확인:

    • 트랜지스터의 Gate Width(W)와 Length(L)의 비율을 조정하여 gm, ro 값을 적절히 설정해야 합니다. 이값들이 부적절하면 DC 바이어스가 틀어지고, 이에 따라 AC 특성도 달라질 수 있습니다.
  5. 단계별 분석:

    • 회로를 복잡하게 설계했다면, 각 단일 블록의 동작을 별도로 확인 후 통합시키는 방법을 추천드립니다. 예제 회로의 각 부분들(Tail Current Source, Differential Pair, Load 등)을 개별적으로 체크하여 그 성능과 바이어스를 검증하세요.

참고 링크

또한, 유사한 문제가 논의된 게시물이 있어 참고하시면 도움이 될 것입니다:
- Active load Diffrential amp 설계와 관련하여 질문이 있습니다.

여기서 다양한 시뮬레이션과 실무 팁을 통해 DC 바이어스를 맞추는 방법과 관련하여 상세한 설명을 제공합니다.

이 말씀드린 사항들을 검증하거나 재설정했을 때 의도한 AC 특성을 얻지 못한다면, 추가적인 회로 정보를 제공해주시면 좀 더 구체적인 조언을 드릴 수 있습니다.

저는 질문자님의 이해를 돕고자 지식공유자님의 기존 답변을 참고하여 유사한 답변 링크를 추천해드리고 있습니다. 현재 베타 기능으로 답변이 만족스럽지 않을 수 있는 점 양해 부탁드립니다. 🙏 추가적으로 궁금한 점이 있으시면, 이어서 질문해 주세요. 곧 지식공유자께서 답변해 주실 것입니다.

[LTspice 질문] PSRR 측정 방법 질문드립니다.

0

35

2

BGR설계, BJT CTAT 성분

0

45

2

BGR 설계 질문

0

66

2

VINP,VINN 값

0

43

2

bgr 설계시 opamp

0

68

2

LTSpice log값에서 gm 안나옴. (해결하였습니다)

0

57

2

BGR 과제 관련 BJT model 질문 드립니다.

0

71

2

강의 pdf 자료

0

67

2

BGR 회로 질문 드립니다.

0

158

2

수강 연장 문의

0

67

2

LDO의 common source buffer와 관련해서 질문이 있습니다.

0

99

2

LDO 버퍼 관련해서 질문이 있습니다.

0

105

2

오실레이터 질문드립니다.

0

81

1

BGR 수업질문

0

133

2

Light/Heavy Load

0

137

2

LDO 설계시, AMP의 설계 스펙

0

335

2

과제6 주어진 조건에 맞춰서 oscillator 설계해보기 - Comparator하나 뺀 버전에서 더 큰 overall current에 대해서

0

118

1

Light/Heavy Load

0

113

1

수강 기간 연장 가능할까요?

0

80

2

챕터 4 강의안 62페이지. AC simulation돌릴때 SINE(1.2 10m 1k 0.5m) 파라미터 삭제해도 차이가 없는지에 대해서

0

99

2

PSRR

0

228

2

VDD 질문

0

151

2

[추가질문]13강,14강 PSRR 시뮬레이션 질문

0

243

1

질문있습니다

0

106

2