채널톡 아이콘

AI 반도체 설계를 위한 필수 이론 — 뉴런에서 LLM까지

NPU·트랜스포머 가속기·mini LLM 같은 AI 반도체를 직접 설계하려면, 그 안의 연산이 왜 일어나는지 이론으로 알아야 합니다. 이 강의는 뉴런 하나에서 CNN·트랜스포머·LLM까지, 하드웨어 설계에 꼭 필요한 이론의 엑기스만 뽑아 세 편으로 압축했습니다. 수식 암기가 아니라 '왜 그렇게 되는지'의 직관으로, 반도체 산업 30년 경력의 현직 교수가 소프트웨어 이론과 하드웨어 구현을 하나로 잇습니다.

26명 이 수강하고 있어요.

난이도 입문

수강기한 무제한

트랜스포머
트랜스포머
llm
llm
ai이론
ai이론
인공지능
인공지능
트랜스포머
트랜스포머
llm
llm
ai이론
ai이론
인공지능
인공지능
마이크로소프트

마이크로소프트

임직원들도 이 강의를 듣고 있어요!

마이크로소프트

마이크로소프트

임직원들도 이 강의를 듣고 있어요!

수강 후 이런걸 얻을 수 있어요

  • 뉴런·신경망·CNN·트랜스포머·LLM의 작동 원리를 직관으로 이해하는 능력

  • 학습·경사하강법·양자화 등 AI 하드웨어 설계에 필요한 핵심 이론 토대

  • ChatGPT·GPT·BERT가 어떻게 만들어지는지 원리 수준의 이해

  • AI 이론이 실제 반도체 회로(NPU·가속기)로 어떻게 이어지는지 보는 큰 그림

  • 이후 AI 가속기·NPU 설계 실습을 이해하며 따라갈 수 있는 이론 기반

■ 이 강의는 왜 필요한가

NPU, 트랜스포머 가속기, mini LLM — 이런 AI 반도체를 직접 설계하려면, 그 안에서 무슨 연산이 왜 일어나는지, 그리고 그 연산이 칩에서 무엇을 대가로 치르는지 알고 있어야 합니다. 회로만 따라 그려서는 한계에 부딪힙니다.

이 강의는 그 이론적 토대를 꼭 필요한 엑기스만 뽑아 세 편으로 압축했습니다. 뉴런 하나의 곱셈에서 시작해 CNN, 어텐션, 트랜스포머, LLM까지 — 방대한 AI 이론 중에서 '하드웨어 설계에 실제로 필요한 것'만 골라 담았습니다.

그래서 각 부는 반도체설계와 연결고리를 설명합니다.

1부는 신경망의 곱셈·덧셈이 칩 위에서 곧 전력이라는 사실로,

2부는 어텐션의 행렬 연산이 시스톨릭 어레이라는 전용 가속기를 부른다는 사실로,

3부는 전력의 상당 부분이 연산이 아니라 데이터 이동에 쓰인다는 사실로 마무리됩니다.

학문적 깊이를 위한 이론이 아니라, AI반도체를 직접 만들기 위한 이론입니다.


■ 이 강의가 다른 이유

시중의 AI 이론 강의는 소프트웨어와 수학의 관점에서 멈춥니다. 이 강의는 처음부터 '하드웨어로 만들기 위한 이론'을 지향합니다. 뉴런의 곱셈·덧셈이 칩에서 어떻게 전력이 되는지, 왜 트랜스포머의 행렬 연산이 전용 가속기(NPU)를 부르는지, 왜 저전력 AI 반도체가 미래인지 — AI 이론을 반도체 설계자의 눈으로 풀어냅니다. 반도체 산업 30년 경력의 현직 교수가, 소프트웨어 이론과 하드웨어 구현을 하나로 잇습니다.


■ 이 강의는 시작점입니다

이 강의는 앞으로 이어질 하드웨어 설계 강의들의 이론적 출발점입니다.

· 이 강의(이론) → NPU 설계 → 트랜스포머 가속기 → mini LLM SoC

여기서 다진 이론이 있어야, 이후 강의에서 '이 회로가 왜 이렇게 설계되는지'를 이해하며 따라올 수 있습니다. 반대로 이론 없이 회로만 보면 암기가 되고, 응용할 수 없습니다.


■ 3부작 구성

· 제1부 뉴런에서 CNN까지 — 학습의 원리(경사하강법), 퍼셉트론과 XOR의 벽, 심층 신경망(DNN), 합성곱 신경망(CNN)

· 제2부 RNN에서 Transformer까지 — 순차 데이터와 RNN, 워드 임베딩, 어텐션 메커니즘, 트랜스포머

· 제3부 Transformer에서 LLM으로 — 사전학습·전이학습, BERT와 GPT, ChatGPT와 RLHF, 그리고 저전력 반도체로

세 편은 하나로 이어지는 이야기입니다. 순서대로 학습하시면 뉴런에서 LLM에 이르는 전체 그림이 완성됩니다.


■ 이런 분께 권합니다

· 앞으로 NPU·AI 가속기·AI SoC를 직접 설계하려는 분 (그 이론 토대로)

· AI 하드웨어 설계 강의를 듣기 전, 배경 이론을 엑기스로 다지고 싶은 분

· AI를 원리부터 이해하되, 학문적 깊이보다 '만들기 위한 핵심'을 원하는 분

· 용어(CNN·어텐션·트랜스포머·LLM)는 들어봤지만 작동 원리가 잡히지 않는 분


■ 이런 강의입니다

· 하드웨어 설계에 필요한 이론만 엄선 — 방대한 AI 이론의 엑기스

· 수식 암기가 아니라 직관 중심 — '왜 그렇게 되는지'를 그림과 비유로

· 뉴런 하나에서 LLM까지, 끊김 없이 이어지는 하나의 이야기

· AI 이론과 반도체 하드웨어를 잇는, 흔치 않은 관점

· 별도의 실습·보드·설치 없이 영상만으로 완주 가능


■ 참고

· 이 강의는 이론편입니다. FPGA로 직접 AI 가속기를 만드는 실습은 별도의 강의에서 다룹니다. 이 강의의 이론이 그 실습 강의들의 토대가 됩니다.

· 본 강의의 모든 내용은 강사가 제작하였으며, 나레이션(음성)은 TTS로 제작되었습니다.

이런 분들께
추천드려요

학습 대상은
누구일까요?

  • 앞으로 NPU·AI 가속기·AI SoC를 직접 설계하려는데 이론 토대가 없는 분

  • AI 하드웨어 설계 강의를 듣기 전, 배경 이론을 엑기스로 다지고 싶은

  • CNN·어텐션·트랜스포머·LLM 용어는 아는데 작동 원리가 안 잡히는 분

  • AI를 원리부터 이해하되, 학문적 깊이보다 '만들기 위한 핵심'을 원하는 분

선수 지식,
필요할까요?

  • 특별한 선수 지식이 없어도 이해할 수 있도록 직관 중심으로 설명합니다

  • 고등학교 수준의 수학(함수·그래프)을 알면 더 수월합니다

  • 코딩·실습은 필요하지 않습니다 (이론편)

안녕하세요
EdgeChipLab입니다.

커리어인증

AI 반도체를 FPGA로 직접 설계하고 구현합니다

현직 대학교수로서 시스템 반도체 산업 30년의 경험과 AI 반도체 연구·교육 노하우를 담았습니다.

삼성전자 DS부문 시스템반도체 연구원을 시작으로 영국 및 독일법인 Director, 시스템 LSI 마케팅·영업 그룹장을 거쳐 현재 반도체 공학을 교육하는 교수가 직접 설계하고 FPGA에서 검증한 실전형 커리큘럼입니다.

단순히 FPGA 사용법을 배우는 교육이 아닙니다.
AI 알고리즘을 이해하고 → NPU와 CPU를 RTL로 직접 설계하고 → FPGA에 구현하고 → 실제 하드웨어에서 검증하여 → 궁극적으로 AI SoC까지 확장하는 과정을 지향합니다.

AI Algorithm → RTL Design → FPGA Implementation → Bit-True Verification → AI SoC

 

이론을 넘어 실제 AI 하드웨어 구현으로

흩어진 단편적인 지식만으로는 시스템 수준의 AI 반도체 설계 역량에 도달하기 어렵습니다.

수강생은 완성된 블랙박스 IP를 사용하는 데 머무르지 않습니다. AI NPU와 RISC-V CPU를 직접 설계하고, 메모리와 주변장치를 통합하며, 최종적으로 자신만의 AI SoC를 구축할 수 있는 시스템 설계 역량을 단계적으로 갖추는 것을 목표로 합니다.

트랜지스터와 디지털 회로의 기초에서 시작하여 FPGA, CPU, NPU를 거쳐 Transformer와 LLM 가속 하드웨어까지 연결합니다.

 

연구 결과를 실제 FPGA 하드웨어로 검증합니다.

눈으로만 보는 강의가 아닙니다. 이론이나 단순한 시뮬레이션에서 끝내지 않고, 직접 설계한 AI 반도체 회로를 실제 FPGA에서 동작시키고 Python 모델과 RTL 결과가 1비트까지 일치하는 Bit-True 검증을 수행합니다.

강사의 AI 반도체·FPGA·RISC-V 관련 KCI 등재 논문 4편을 포함한 연구 결과도 교육 콘텐츠와 연결하여, 연구에서 검증한 기술을 실제 설계와 FPGA 구현으로 이어갑니다.

자체 개발한 RISC-V CPU를 비롯하여 이미지 학습용 Python 코드와 Verilog RTL 등 실습에 필요한 소스 코드를 공개합니다.

보급형 Arty S7-25 FPGA 보드와 무료 Vivado 설계 도구를 중심으로 구성하여, 학습자가 직접 설계하고 구현하고 검증하는 전 과정을 재현할 수 있도록 하였습니다.

또한 Zybo Z7을 포함한 Digilent사 FPGA 보드에서도 사용 가능합니다. XDC 핀 매핑(보드)과 클럭 분주 파라미터(RTL)를 보드에 맞게 수정하시면 됩니다.

'FPGA로 만드는 MNIST NPU'강의는 XDC 핀 매핑만 수정하면 되며, OLED와 Camera를 사용하는 강의는 클럭 분주 파라미터(RTL)를 수정해야 합니다.

→강의 실습은 Arty S7의 100 MHz 입력 클럭을 기준으로 분주 파라미터가 설정되어 있습니다. 다른 보드는 입력 클럭이 다르므로(예: Zybo Z7은 125 MHz), 목표 주파수가 동일하게 나오도록 분주 값을 다시 계산해 주셔야 합니다. 이 부분을 놓치면 화면이나 영상이 정상적으로 출력되지 않는데, 코드 오류로 오해하기 쉬우므로 확인해 주시기 바랍니다.

 

단절 없는 풀스택 로드맵 : 기초부터 mini LLM 가속기까지

모든 강의는 독립된 파편이 아닌, 하나의 거대한 시스템을 완성해 가는 여정입니다.

  • Step 1: AI 이론 및 이미지 처리 기초 (Machine Learning 포함)

  • Step 2: AI 가속기(NPU) 설계 및 검증 (Machine Learning 포함)

  • Step 3: RISC-V CPU 설계 및 시스템 통합

  • Step 4: 고급 AI SoC 구현 및 mini LLM 가속 플랫폼으로의 확장 (지속적인 콘텐츠 업데이트)

     

 

객관적 검증 지표

본 과정의 모든 설계 결과물은 글로벌 표준과 학계의 엄격한 검증을 거쳤습니다.

  • RISC-V 아키텍처 검증: 자체 개발 RISC-V CPU, 국제재단 공식 컴플라이언스 테스트(ACT) 통과 및 소스 코드 공개 (GitHub)

  • 학술적 권위: 단독 저자 학술논문 4편 (KCI A등급 저명학술 등재지 IJIBC)

  • 글로벌 인정: 글로벌 아마존 기술 서적 2편 출간 (베스트셀러 3위 달성)

  • 실제 동작 검증 완료: RV32I CPU, NPU, 비전 시스템, GPS, Transformer, AURA-Edge SoC 등 핵심 IP의 Arty S7 환경 완벽 동작

도전하십시오. 직접 코드를 보드에 올리고, 결과를 확인하는 이 과정이 끝날 때쯤, 여러분은 이전과는 완전히 다른 시야를 가진 하드웨어 엔지니어로 레벨업해 있을 것입니다.

더보기

커리큘럼

전체

3개 ∙ (1시간 40분)

강의 게시일: 
마지막 업데이트일: 

수강평

아직 충분한 평가를 받지 못한 강의입니다.
모두에게 도움이 되는 수강평의 주인공이 되어주세요!

EdgeChipLab님의 다른 강의

지식공유자님의 다른 강의를 만나보세요!

비슷한 강의

같은 분야의 다른 강의를 만나보세요!

신규가입 25% 할인

₩7,420

25%

₩9,900

평생교육이용권 지원 강의