NEW

FPGA로 만드는 실전 하드웨어 — 디지털 시계부터 실시간 카메라 영상까지

Name: FPGA로 만드는 실전 하드웨어 — 디지털 시계부터 실시간 카메라 영상까지
Price: 99000 KRW

Verilog 문법은 배웠는데 "그래서 뭘 만들지?"에서 막히는 분을 위한 강의입니다. FPGA 보드 한 장으로 디지털 시계, 초음파 거리 센서, OLED 디스플레이, 실시간 카메라 영상까지 네 가지 하드웨어를 직접 설계합니다. 출력에서 입력·제어, 디스플레이, 영상으로 난이도가 올라가며, 눈에 보이는 결과물을 만들며 디지털 설계를 몸으로 익힙니다. 반도체 산업 30년 경력의 현직 교수가 실제 FPGA에서 검증한 내용만 가르칩니다.

1명 이 수강하고 있어요.

난이도 초급

수강기한 무제한

EdgeChipLab

fpga

verilog

디지털회로

디지털설계

fpga

verilog

디지털회로

디지털설계

수강 후 이런걸 얻을 수 있어요

FPGA로 실제 동작하는 하드웨어(시계·거리센서·디스플레이·카메라)를 직접 만드는 능력
카운터·분주·TDM·FSM 등 디지털 설계의 핵심 회로를 스스로 구현하는 능력
Pmod 주변장치(7세그먼트·초음파·OLED·카메라)를 FPGA에 연결하고 제어하는 능력
SPI 통신·클럭 도메인 크로싱(CDC)·프레임버퍼 등 실전 인터페이스 설계 경험
테스트벤치 시뮬레이션 검증부터 Vivado 실기 구현까지 전체 흐름
포트폴리오·면접에 바로 쓸 수 있는, 눈에 보이는 4개의 완성 프로젝트

■ 이 강의는

Verilog 문법은 익혔는데 "그래서 이걸로 뭘 만들지?"에서 막히는 분이 많습니다. 이 강의가 그 답입니다. FPGA 보드 한 장과 몇 개의 주변장치로, 실제 동작하는 하드웨어 네 가지를 직접 설계합니다. 출력(디지털 시계) → 입력·제어(초음파 센서) → 디스플레이(OLED) → 실시간 영상(카메라) 순서로 난이도가 올라가며, 각 단계에서 디지털 설계의 핵심 개념을 하나씩 몸으로 익힙니다.

■ 네 개의 실습 (각각 눈에 보이는 결과물)

· Lab 1. 7-세그먼트 디지털 시계 — 카운터·분주·TDM으로 MM:SS 시계 완성

· Lab 2. 스마트 초음파 계측 시스템 — ToF 원리·FSM으로 거리 측정과 LED 경보

· Lab 3. OLED 이미지 디스플레이 — SPI로 이미지 표시·전환·애니메이션

· Lab 4. 실시간 카메라 영상처리 — 카메라 영상을 CDC·프레임버퍼로 OLED에 실시간 출력

■ 각 실습의 흐름 (공통)

개요·이론 → RTL 코드 분석 → Vivado 설계 실습 → 시뮬레이션 검증 → FPGA 실기 동작

이론만 아는 게 아니라, 실제로 설계하고 동작시켜 검증하는 전 과정을 경험합니다.

■ 이 강의의 특징

· 눈에 보이는 결과물 4개 — 시계·센서·디스플레이·카메라. 포트폴리오와 면접에 바로 쓸 수 있습니다.

· 출력에서 실시간 영상까지, 난이도가 자연스럽게 올라가는 완결된 커리큘럼

· 마지막 Lab 4는 앞선 실습을 종합 — Lab 3의 OLED 제어를 재사용해 카메라 시스템을 완성합니다.

· 모든 소스(RTL·Testbench·XDC·Python) GitHub 전면 공개 — 내려받아 즉시 재현

■ 이런 분께 권합니다

· Verilog 문법은 배웠지만 실제로 뭘 만들어야 할지 막막한 분

· FPGA로 눈에 보이는 결과물을 만들어보고 싶은 전공 학부생

· 반도체·임베디드 취업 준비 중, 실습 포트폴리오가 필요한 분

· 시뮬레이션만 해봤고 실제 보드·주변장치 제어는 처음인 분

■ 선수 지식

· Verilog-HDL 기초 (문법이 부족하면 무료 영상으로 선행 학습 가능)

· 디지털 논리회로 기초

· Vivado 설치 및 기본 사용

■ 실습 환경

· FPGA 보드: Digilent Arty S7-25

· 주변장치: Pmod SSD ×2, Pmod MAXSONAR, Pmod OLEDrgb(SSD1331), OV2640 카메라

(각 실습에 필요한 부품은 해당 강의 안에서 안내합니다)

· 툴: Xilinx Vivado(무료)

· 실습 소스: GitHub 전면 공개 (github.com/estlit/SemiconductorSchool-Labs)

■ 참고

본 강의의 모든 설계·구현 내용은 강사가 직접 제작하였으며, 나레이션(음성)은 TTS로 제작되었습니다.

이런 분들께
추천드려요

학습 대상은
누구일까요?

Verilog 문법은 배웠지만 실제로 뭘 만들어야 할지 막막한 분
FPGA로 눈에 보이는 결과물을 만들어보고 싶은 전자·컴퓨터공학 전공생
반도체·임베디드 취업을 준비하며 실습 포트폴리오가 필요한 분
시뮬레이션만 해봤고 실제 보드·주변장치 제어는 처음인 분

선수 지식,
필요할까요?

Verilog-HDL 기초 (문법이 부족하면 제가 제작한 유투브 무료 영상으로 선행 학습 가능)
디지털 논리회로 기초
Vivado 설치 및 기본 사용

안녕하세요
EdgeChipLab입니다.

반도체 산업 30년 경력(삼성전자)과 현직 대학 교수입니다.

삼성전자 DS부문 시스템반도체 연구원, 영국·독일법인 Director, 시스템LSI 마케팅·영업 그룹장을 거쳤고, 현재 대학에서 차세대 반도체 설계를 가르치고 있습니다.

트랜지스터부터 CPU·NPU·AI SoC까지, 직접 설계한 회로가 실제 FPGA에서 동작하는 과정을 가르칩니다. 특히 본 강의들은 인터넷의 단편 지식을 모은 것이 아니라, 강사 본인의 학술 연구와 검증된 설계를 실제 FPGA 하드웨어로 구현하고 Bit-True로 검증한 결과물입니다. 자체 개발한 RISC-V CPU를 포함한 모든 소스 코드는 GitHub에 공개되며, 보급형 FPGA(Arty S7-25)와 무료 툴(Vivado)만으로 누구나 직접 재현하고 검증할 수 있습니다.

모든 강의는 하나의 커리큘럼으로 연결됩니다. AI 이론에서 시작해 이미지 처리, AI 가속기(NPU) 설계·검증으로 이어지며, 앞으로 RISC-V CPU, NPU 심화, AI SoC, mini LLM에 이르는 고급·전문 과정으로 확장됩니다. (콘텐츠는 지속적으로 업데이트됩니다.)

[검증 가능한 이력]

- 자체 개발 RISC-V CPU — RISC-V 국제재단 공식 컴플라이언스 테스트(ACT) 통과, 소스 코드 공개

- 단독저자 학술논문 4편(KCI 저명학술 등재지 IJIBC)

- 아마존 출간 서적 2편(AI NPU System Design with Python and Verilog 등 베스트셀러 #3 등재)

- RV32I CPU·NPU·비전·AURA-Edge SoC를 Arty S7에서 동작 검증

YouTube @EdgeChipLab · GitHub github.com/estlit

커리큘럼

전체

4개 ∙ (2시간 24분)

섹션 1. Lab 1 · 7-세그먼트 디지털 시계

1개 ∙ (30분)

1. 7-세그먼트 디지털 시계 — 카운터·분주·TDM으로 만드는 MM:SS 시계
30:41

섹션 2. Lab 2 · 초음파 계측 시스템

1개 ∙ (39분)

2. 초음파 계측 시스템 — ToF·FSM으로 거리 측정과 LED 경보
39:38

섹션 3. Lab 3 · OLED 이미지 디스플레이

1개 ∙ (45분)

3. OLED 이미지 디스플레이 — SPI로 이미지 표시·전환·애니메이션
45:32

섹션 4. Lab 4 · 실시간 카메라 영상처리

1개 ∙ (28분)

강의 게시일: 2026. 07. 22.

마지막 업데이트일: 2026. 07. 22.

수강평

아직 충분한 평가를 받지 못한 강의입니다.

모두에게 도움이 되는 수강평의 주인공이 되어주세요!

EdgeChipLab님의 다른 강의

지식공유자님의 다른 강의를 만나보세요!

FPGA로 만드는 AI 가속기 — 이미지 처리부터 CNN 학습·하드웨어 검증까지

EdgeChipLab

₩220,000

얼리버드

40%

₩132,000

중급이상 / FPGA, Verilog HDL, vivado, CNN, 인공지능(AI), image-classification, verification

New

FPGA와 Verilog는 배웠지만 "그래서 AI 가속기를 어떻게 직접 만드나?"에서 막히는 분이 많습니다. 이 강의는 그 궁금을 해소합니다. 보급형 FPGA 한 장과 무료 툴만으로, 손으로 설계한 3×3 커널에서 시작해 CNN을 직접 학습시키고, 학습된 가중치를 INT8로 양자화해 하드웨어에 올린 뒤, 파이썬 모델과 1비트도 어긋나지 않는지(Bit-True)까지 검증합니다. 반도체 산업 30년 경력과 현직 교수로서, 실제 FPGA에서 검증한 내용만 '동작하는 회로'로 가르칩니다. 이론이 아니라 직접 설계하고 증명하는 경험을 얻어, 팹리스 설계·AI 반도체 분야에서 통하는 실전 역량을 갖추게 됩니다.

중급이상

FPGA, Verilog HDL, vivado

FPGA로 만드는 AI 가속기 — 이미지 처리부터 CNN 학습·하드웨어 검증까지

EdgeChipLab

₩220,000

얼리버드

40%

₩132,000

중급이상 / FPGA, Verilog HDL, vivado, CNN, 인공지능(AI), image-classification, verification

New

비슷한 강의

같은 분야의 다른 강의를 만나보세요!

설계독학's Verilog 마스터 Season 2 (실전 코테 끝판왕: 고난도 문제로 완성하는 이직 프리패스)

설계독학맛비

₩275,000

중급이상 / Verilog HDL, FPGA, system-verilog, rtl

Update

답변 활발

Season 1이 실력 점검과 기본기 다지기였다면, Season 2는 오직 '합격과 이직'을 위한 실전 압축 훈련입니다. 단순한 문법이나 게이트 레벨을 넘어, 실제 대기업/외국계 현업과 코딩 테스트에 빈출되는 최상위 고난도 모듈(CDC, 동기/비동기 FIFO, AMBA APB, SPI, I2C, FIR 필터 등)을 직접 설계해 봅니다. 면접관의 꼬리물기 압박 질문에도 흔들리지 않는 단단한 설계 역량이 필요하신가요? 지방대에서 외국계 반도체 기업으로 이직을 이뤄낸 ETA의 모든 실전 노하우와 코딩 테스트 끝판왕 문제들을 이 강의에 모두 담았습니다. 마지막 시즌, 당신의 이직 프리패스를 완성해 보세요.

중급이상

Verilog HDL, FPGA, system-verilog

설계독학's Verilog 마스터 Season 2 (실전 코테 끝판왕: 고난도 문제로 완성하는 이직 프리패스)

설계독학맛비

₩275,000

중급이상 / Verilog HDL, FPGA, system-verilog, rtl

Update

답변 활발

설계독학's Verilog 마스터 Season 1 (실전 코딩 테스트 문제로 완성하는 디지털 설계 엔지니어의 커리어 도약)

설계독학맛비

₩275,000

초급 / Verilog HDL, system-verilog

4.9

(13)

100+

Update

답변 활발

당신의 설계 실력을 점검받을 시간입니다. 반도체 회로설계에서 가장 중요한 언어.. 바로 Verilog 입니다. 국내외 회로설계 면접에서 실제 출제된 문제들, 직접 풀면서 Verilog 실력 자가 진단 해보세요. Verilog 코딩 테스트는 이제 선택이 아닌 필수입니다. 지방대 출신으로 시작하여 외국계 반도체 기업에 입사한 ETA 님의 실전 팁, 놓치지 마세요.

초급

Verilog HDL, system-verilog

설계독학's Verilog 마스터 Season 1 (실전 코딩 테스트 문제로 완성하는 디지털 설계 엔지니어의 커리어 도약)

설계독학맛비

₩275,000

초급 / Verilog HDL, system-verilog

4.9

(13)

100+

Update

답변 활발

설계독학맛비's 실전 Verilog HDL Season 2 (AMBA AXI4 완전정복)

설계독학맛비

₩385,000

중급이상 / Verilog HDL, FPGA, amba, 임베디드

4.9

(51)

600+

Update

답변 활발

설계독학과 함께 Verilog HDL을 이용하여 SoC Bus의 기본이 되는 AMBA AXI4 설계와 VIP 검증 경험을 쌓아봅시다!

중급이상

Verilog HDL, FPGA, amba

설계독학맛비's 실전 Verilog HDL Season 2 (AMBA AXI4 완전정복)

설계독학맛비

₩385,000

중급이상 / Verilog HDL, FPGA, amba, 임베디드

4.9

(51)

600+

Update

답변 활발

설계독학맛비's 실전 Verilog HDL Season 1 (Clock부터 Internal Memory까지)

설계독학맛비

₩247,500

초급 / Verilog HDL, FPGA, 임베디드

5.0

(180)

1,700+

답변 활발

현업자와 함께 Verilog HDL을 이용하여 비메모리 반도체 설계의 기본 지식과 경험을 쌓아봅시다.

초급

Verilog HDL, FPGA, 임베디드

설계독학맛비's 실전 Verilog HDL Season 1 (Clock부터 Internal Memory까지)

설계독학맛비

₩247,500

초급 / Verilog HDL, FPGA, 임베디드

5.0

(180)

1,700+

답변 활발

FPGA에 UART 구현하기

EasyFPGA

₩27,500

초급 / FPGA, system-verilog, uart, vivado

5.0

(3)

미션

UART는 가장 기본적이며 널리 활용되는 시리얼 통신 방식으로, FPGA 설계를 처음 접하는 입문자에게 매우 적합한 학습 주제입니다. 본 강의에서는 UART의 통신 원리와 프레임 구조를 상세히 이해하고, 이를 기반으로 RTL(Register Transfer Level) 설계를 통해 송수신 로직을 직접 구현해보는 과정을 진행합니다. FPGA 상에서 UART를 구현함으로써 디지털 회로 설계 능력을 체계적으로 키우고, 시뮬레이션 및 검증을 통해 실제 하드웨어 수준에서 동작을 확인하는 경험을 쌓을 수 있습니다. 또한 Soft Processor인 MicroBlaze와 Xilinx UART IP를 활용한 방식도 함께 학습하여, 프로세서 기반의 시스템 설계 흐름 및 인터페이스 구성을 폭넓게 이해하게 됩니다. 이를 통해 논리 설계와 프로세서 설계를 아우르는 포괄적인 개발 역량을 갖출 수 있습니다.

초급

FPGA, system-verilog, uart

FPGA에 UART 구현하기

EasyFPGA

₩27,500

초급 / FPGA, system-verilog, uart, vivado

5.0

(3)

미션

Verilog FPGA Program 1 (Zynq mini 7020)

alex

₩110,000

초급 / Verilog HDL, FPGA, zynq

5.0

(4)

이 강의를 통하여 수강생들은 Zynq 보드를 활용하여 Verilog를 구현하는 내용을 배우게 됩니다.

초급

Verilog HDL, FPGA, zynq

Verilog FPGA Program 1 (Zynq mini 7020)

alex

₩110,000

초급 / Verilog HDL, FPGA, zynq

5.0

(4)

Verilog FPGA Program 6 - DDR Arbiter (Arty A7-35T)

alex

₩110,000

초급 / FPGA, Verilog HDL

5.0

(3)

본 강의는 DDR Memory Arbiter를 구현합니다.

초급

FPGA, Verilog HDL

Verilog FPGA Program 6 - DDR Arbiter (Arty A7-35T)

alex

₩110,000

초급 / FPGA, Verilog HDL

5.0

(3)

Verilog FPGA Program 6 - DDR Arbiter (HIL-A35T)

alex

₩110,000

초급 / Verilog HDL, FPGA

본 강의는 DDR Memory Arbiter를 구현합니다.

초급

Verilog HDL, FPGA

Verilog FPGA Program 6 - DDR Arbiter (HIL-A35T)

alex

₩110,000

초급 / Verilog HDL, FPGA

FPGA로 만드는 실전 하드웨어 — 디지털 시계부터 실시간 카메라 영상까지

수강 후 이런걸 얻을 수 있어요

이런 분들께 추천드려요

안녕하세요 EdgeChipLab입니다.

커리큘럼

수강평

EdgeChipLab님의 다른 강의

비슷한 강의

이런 분들께
추천드려요

안녕하세요
EdgeChipLab입니다.