NEW
Basic SystemVerilog Testbench
본 강좌를 통하여 SystemVerilog 의 기본 문법과 SystemVerilog의 Class를 사용한 Testbench 설계 기법을 습득하게 됩니다. 또한 현업에서 사용하는 Tool을 활용하여 하드웨어 설계 검증의 전체 기초 사이클을 경험하고 배울 수 있습니다.
8명 이 수강하고 있어요.
본 강좌를 통하여 SystemVerilog 의 기본 문법과 SystemVerilog의 Class를 사용한 Testbench 설계 기법을 습득하게 됩니다. 또한 현업에서 사용하는 Tool을 활용하여 하드웨어 설계 검증의 전체 기초 사이클을 경험하고 배울 수 있습니다.
8명 이 수강하고 있어요.