묻고 답해요
160만명의 커뮤니티!! 함께 토론해봐요.
인프런 TOP Writers
-
미해결한국에서 제일 쉬운 리눅스 커널 강의
드라이버 작성 포맷
안녕하세요 선생님, 덕분에 linux kernel을 쉽게 접근하여 배우고 있습니다.debugfs 드라이버 코드 작성하는 것을 보니 어느정도 틀이 있는 것 같더라구요.(init 처리, set/get 등록)모든 드라이버 작성이 위와 비슷한 틀로 작성이 되는 것일까요??
-
미해결시스템 소프트웨어 개발을 위한 Arm 아키텍처의 구조와 원리 - 1부 저자 직강 (2024년 버전)
Arm Architecture 관련 공부
안녕하세요임베디드 개발을 하고 있는데, Arm architecture에 대한 지식은 거의 없어서 강의를 수강하고 있습니다. Arm architecture를 공부하기 위해서 필수적으로 봐야할 문서나 사이트가 있는지 궁금합니다.감사합니다.
-
미해결시스템 소프트웨어 개발을 위한 Arm 아키텍처의 구조와 원리 - 2부 저자 직강 (2024년 버전)
스택에 PUSH되는 PC 값
안녕하세요, 섹션15. AAPCS : TRACE32 디버깅 실습 (2024년 버전) 의 119. Armv7-A: BL 명령어 실행 후 스택 Push 및 Pop 디버깅 실습 (Practice1-Part2) 강의에 3분10초쯤에서 push {r4,r5,r11,r12,r14,pc} 명령을 실행하는데, 왜 스택에 push 되는 pc 값이 C0253990 인지를 모르겠습니다. 그러니까 스택 화면(d.v 윈도우)에서 스택 주소(CC181BFC)에 push되는 값이 pc 값이 C0253990으로 확인되는데, 해당 push 명령은 C0253988 이고, 명령 실행시 레지스터 화면(r 윈도우)에서도 pc 값이 C0253988에서 C025398C로 변경되는데 스택에 push되는 pc 값은 왜 C0253990 ... 인가요 ... ? ++++개인적으로 조사해보니...ARMv7에서 파이프라인 성능향상을 위해 2개의 명령어를 prefetch 해놓았기 때문이라고 하는 것 같은데요 ... 그럼 trace32의 레지스터 화면(r 윈도우)의 값이 잘못되고, 스택 메모리 화면(d.v 윈도우)의 값이 맞다는걸...까요?
-
미해결ARM Cortex-M 프로세서 프로그래밍
그림들도 해석 할 수 있어야 하나요?
3가지 그림을 보고 각각 어떤것을 추측할 수 있어야 되는 건가요?
-
미해결리눅스 커널의 구조와 원리: 인터럽트 [저자 직강 1부-5]
TRACE32 관련 문의 내용
안녕하세요. 이번 1부- 5강 인터럽트 강의를 듣고 있는 학생입니다. 해당 강의를 들으면서 6. bcmgenet_isr_0 인터럽트 핸들러 디버깅-TRACE32 (Part.1) 를 수강하면서 2-irq-dump 덤프 강의자료로 실습을 진행하는데 TRACE32 의 콜스택이 깨진건지 첨부한 사진과 같이 나옵니다. 처음에는 스택 관련 이슈로 인해서 깨졌다고 생각해서 Crash utility 의 bt -s 명령어 및 log -m 의 출력된 콜스택과 레지스터 셋 정보를 이용해 이전 강의에 들었던 스택 복구를 시도해보았습니다. 하지만 전부 다 콜스택 복구가 안되는것을 확인하여 이것이 어떤 문제인지 궁금해서 질문드립니다. [해당 2-irq-dump를 Load-Dump - Dump1 으로 불러오면 나오는 화면][불러올때 아래에 뜨는 에러메세지]말씀드린 것처럼 Crash utility는 정상동작하며, TRACE 32 만 위와 같이 콜스택이 전부 깨져서 나옵니다.아래는 해당 프로그램을 실행하는 작업환경입니다.Host OS : Window 11감사합니다.
-
해결됨한국에서 제일 쉬운 리눅스 커널 강의
ftrace를 사용하면서 궁금한 점.
현재까지 ftrace라는건 어떤 함수를 추적하고 그 로그를 볼 수 있구나라는것을 알았고, ftrace로 혼자 분석하고 싶다는 생각이 들었습니다.강의에서 프로세스가 종료될 때 do_exit()같은 함수가 호출된다! 라는것을 전제하고 이것을 ftrace에 등록해서 로그분석을 하고있는데,do_exit()이 호출된다는건 어떻게 알 수 있을까요??
-
미해결신입 개발자를 위한 Armv7-A Architecture Overview (저자 직강)
강의자료 문의
안녕하세요 강사님.강의자료 제공이 가능한지 문의드립니다!
-
해결됨한국에서 제일 쉬운 리눅스 커널 강의
install.txt를 실행하는 이유에 대해서.
라즈베리파이에 OS를 이미 깔아둔상태에서,커널소스 다운 -> 빌드 까지는 왜 하는지 알겠는데install.txt를 왜 해야하는건가요??기존의 라즈베리파이 OS에 다운받고 빌드한 커널을 덮어 씌우는건가요???그렇다면 왜 덮어 씌워야하나요???기존에 깔았던 OS가 라즈비안이기 때문에, 정통 linux로 교체하기 위해서 인가요???
-
미해결시스템 소프트웨어 개발을 위한 Arm 아키텍처의 구조와 원리 - 1부 저자 직강 (2024년 버전)
유저 모드 뱅크드 레지스터 질문입니다
armv7 뱅크드 레지스터 관련 trace32 실습을 하던 중 생긴 질문입니다. 해당 툴을 사용할 때 usr 모드의 R8-R14가 뱅크드 레지스터인 것 처럼 보입니다. 이 중 실습과 ARM 공식 문서를 통해 USR 모드 또한 R13과 R 14 를 뱅크드 레지스터를 갖는 것으로 판단했는데 맞는 건가요?"The User, IRQ, Supervisor, Abort, and undefined modes each have two banked registers mapped to r13 and r14, allowing a private SP and LR for each mode."ARM 문서 내용입니다.실습의 경우 다른 동작 모드에서 USR 모드로 돌아올 때의 R13,14 값으로 뱅크드 레지스터처럼 동작하는 것을 확인했습니다.
-
미해결ARM Cortex-M 프로세서 프로그래밍
no-stlink
- 학습 관련 질문을 남겨주세요. 상세히 작성하면 더 좋아요! - 먼저 유사한 질문이 있었는지 검색해보세요. - 서로 예의를 지키며 존중하는 문화를 만들어가요. - 잠깐! 인프런 서비스 운영 관련 문의는 1:1 문의하기를 이용해주세요. MAC M1에서 수강중이고이전에 어떻게어떻게 해서 잘 실습까지 진행했습니다.이번에 다시 강의를 들으려고 cube ide에서 디버깅을 눌러보니no-stlink detected! 가 나오네요..이유가 뭘까요??할 수 있는 방법은 전부 해본 상태입니다.
-
미해결ARM Cortex-M 프로세서 프로그래밍
4개의 CPU 사이클이 필요한 이유
안녕하세요 질문이 있어 글 남깁니다.플레시메모리 읽기 작업은 한번에 128비트를 읽을 수 있다로 이해했는데 왜 순차코드의 경우 명령줄을 실행하려면 적어도 4개의 CPU사이클이 필요한지 잘 모르겠습니다. 첫번째 클럭에 128비트를 한번에 다 읽을 수 있는건가요? 아니면 128비트를 읽는데 4사이클로 나눠서 읽는다는 건가요?(1사이클에 32비트씩) 이 128비트를 읽는게 'FETCH' 랑은 다른건가요? CPU4개의 사이클 동안 플레시메모리 버퍼가 채워진다고 하셨는데, 한번에 128비트를 읽을 수 있다고 했는데 이 한번이 한 사이클이 아닌건가요? 앞서 하버드 구조로 순차적으로 한 클럭에 동시에 F, D, E가 수행될 수 있음은 이해했습니다.
-
미해결리눅스 커널의 구조와 원리: 인터럽트 [저자 직강 1부-5]
강의안 자료는 따로 제공이 안 되나요?
안녕하세요1부-4,5,6 강의가 전부다 강의안 제공이 안 되고 있는데추후 업로드 예정이신지 질문 드립니다.(혹시 1부-1 강의도 강의안 업로드 예정이 있나요?)
-
해결됨한국에서 제일 쉬운 리눅스 커널 강의
고아(?) 프로세스의 부모 선정이 어떻게 되는지 궁금합니다
안녕하세요java 프로세스를 생성하니 생각대로 sshd로 접속한 프로세스 하위로 java 프로세스가 생성되는걸 볼 수 있었습니다. 996 996 996 ? 00:04:20 sshd 279106 279106 279106 ? 00:00:00 sshd-session 279140 279106 279106 ? 00:00:00 sshd-session 279141 279141 279141 pts/0 00:00:00 bash 279253 279253 279141 pts/0 00:00:37 java여기서 java 프로세스를 백그라운드로 실행한 상태였는데 접속한 sshd 프로세스를 끊어버리니 systemd 하위로 간 것을 볼 수 있었습니다. 1 1 1 ? 00:01:25 systemd 996 996 996 ? 00:04:20 sshd 279309 279309 279309 ? 00:00:00 sshd-session 279343 279309 279309 ? 00:00:00 sshd-session 279344 279344 279344 pts/0 00:00:00 bash 279362 279362 279344 pts/0 00:00:00 ps 279253 279253 279141 ? 00:00:37 java여기서 java 프로세스의 부모가 sshd 하위가 아니라 systemd 하위로 간 이유가 궁금하네요좀 더 정확히는 부모가 결정되는게 어떤 기준으로 결정되는지 궁금합니다부모가 죽었으면 그 바로 위 부모가 새로운 부모가 되는 것인지요..? 시간이 날 때마다 보고있습니다감사합니다
-
미해결ARM Cortex-M 프로세서 프로그래밍
MAC으로 진행 질문드려요..
- 학습 관련 질문을 남겨주세요. 상세히 작성하면 더 좋아요! - 먼저 유사한 질문이 있었는지 검색해보세요. - 서로 예의를 지키며 존중하는 문화를 만들어가요. - 잠깐! 인프런 서비스 운영 관련 문의는 1:1 문의하기를 이용해주세요. MAC으로 진행하고 있는데,혹시 ST-link server를 따로 다운받아야할까요???아니면 그냥 이 영상에 있는 설명대로만 하면 되는지요???맥 터미널을 시리얼 출력으로 사용하는 코드는 이미 ./zshrc에 넣어놓은 상태입니다.MAC용 실습환경 구성 영사도 찍어주시면 좋을 것 같아요!요즘 MAC사용비율도 상당히 높아져서요
-
미해결신입 개발자를 위한 Armv7-A Architecture Overview (저자 직강)
Trace32 Armv7-A 시뮬레이터는 제공 안되나요?
이번 강의에서 진행(디버깅 실습)하는 TRACE32 프로그램은 제공하지 않습니다.TRACE32 교육용 실습 프로그램을 내려 받으셔서 상세하게 어셈블리 명령어를 디버깅하시려면, 이미 배포된 시스템 소프트웨어 개발을 위한 Arm 아키텍처의 구조와 원리 - 1부/2부 저자 직강 강의를 수강하세요. 라고 하셔서, T32_Edu_sp2_240223_Arm1.zip파일과 T32_Edu_sp2_240223_Arm2.zip파일에 있는 2개다 다운로드 해서 확인해 보았는데요, Armv8-A 시뮬레이터입니다. Armv8-A시뮬레이터를 가지고 Armv7-A 시뮬레이터로 변경되나요?AARCH32는 어떻게 변경해야 되는 건가요? CPU메뉴에 System Setting에서 CPU 아키텍처를 A7이나 A15로 변경하더라도 프로그램에 타이틀 바 부분에 항상 Debugging:Register- Armv8-A(Aarch64)로만 표현됩니다.Trace32 Armv7-A 시뮬레이터는 제공되지 않는 건가요?
-
미해결신입 개발자를 위한 Armv7-A Architecture Overview (저자 직강)
강의자료 문의
안녕하세요 강사님.강의자료(PPT파일) 제공이 가능한지 문의드립니다!
-
해결됨한국에서 제일 쉬운 리눅스 커널 강의
arm 아키텍처는 4를 빼는 이유가 무엇일까요
- 학습 관련 질문을 남겨주세요. 상세히 작성하면 더 좋아요! - 먼저 유사한 질문이 있었는지 검색해보세요. - 자주 묻는 질문에 혹시 답이 있을 수 있어요.- 서로 예의를 지키며 존중하는 문화를 만들어가요. - 잠깐! 인프런 서비스 운영 관련 문의는 1:1 문의하기를 이용해주세요. 안녕하세요 찬란한 프로세스의 삶-5 를 듣던 도중 5분 56초 경 arm 아키텍처는 파이프라인을 적용해서 4바이트를 빼야한다고 하셨는데 해당 이유가 궁금합니다. 강의 잘 듣고 있습니다감사합니다.
-
미해결Arm 아키텍처: 메모리 모델과 배리어 [저자직강 3부-3]
배리어 관련 질문
현재 메모리 모델에 대해 공부를 진행하고 있는데, 몇 가지 궁금한 것이 있어 질문드립니다.메모리 리오더링이라는 개념이 주로 나오고, DSB에서는 명령어 리오더링 개념도 한 번씩 나오는데, 이것에 대해서 Arm 아키텍처가 성능 향상을 위해 하드웨어적으로 out-of-order-execution을 수행하게 되고 그 일환으로, 각각 메모리 리오더링과 명령어 리오더링이 진행된다. 라고 이해해도 되는걸까요? 또한, 리오더링이라는 작업이 명령어를 파이프라인에서 fetch한 다음 그 안에서 순서를 바꿔서 실행을 하는 것인지, 아니면 처음부터 바뀐 순서대로 fetch를 해서 실행을 시키는 것인지 궁금합니다! dmb 배리어 명령어에 대해서, Arm 문서에는 dmb가 실행완료를 보장하지는 않는다는 식으로 나와있는데, 예를 들어,strdmbldr 이런 순서로 명령어가 있을 때 실행 순서만 잡아주는 것이라면 str 이후에 바로 ldr이 수행되는데 ldr이 먼저 완료되는 경우도 있지 않을까요? 그렇다면 이런 경우에는 str과 ldr의 실행 순서를 유지하는게 효과가 없을 것 같은데 이러한 경우에는 어떻게 되는 것인지 궁금합니다. shareability에 대한 궁금증이 있습니다… shareability라고 하는 것이 배리어 명령어를 수행할 때 적용되는 범위인데, 그렇다면, 정확히 어떤 것에 대한 범위라는 것인지 잘 이해되지 않습니다. 위의 예시에서 dmb명령어가 있는 부분에 <qual>을 추가해준다고 할 때, 여기서 shareable의 의미가 배리어 명령어 이전의 작업을 모두 진행한 뒤에, 해당 데이터에 대해 정해진 범위에 동기화를 해준다고 이해하는 것이 맞을까요? 그렇다면 CPU0가 dmb/dsb/isb를 읽고 실행할 때, 동시에 CPU1이 ldr로 해당 영역에 접근하려고 하는 상황이 있다면 CPU0의 str 동작이 완료되고나서 접근하는 것인지, 그냥 업데이트되기 전의 str된 값을 읽어들이는 것인지 그런 부분들이 확실하게 이해가 잘 안됩니다. 또한, shareable domain의 영역에 대한 구분을 좀 알고 싶습니다..! 만약에 칩 안에 메인 클러스터와 서브 클러스터가 존재하고, 각각 클러스터에는 CA73 quad core, CA53 quad core와 같이 구성되어 있다면 이런 상황에서는 non-shareable, inner-shareable, outer-shareable의 범위가 어떻게 정해지는지 알고 싶습니다. 또한, outer shareable domain과 full system domain이 영역이 어떤 부분부터 다른 건지 알고 싶습니다..! 마지막으로 책이 나와있는 shareable domain에 적용하는 범위 중에서(591p), 배리어 실행 전/후 차이에서 스토어 명령어는 실행 후에 로드가 없고 스토어만 있는지 궁금합니다..!
-
미해결Arm 아키텍처: 메모리 모델과 배리어 [저자직강 3부-3]
DSB 리소스 관련
DSB 배리어가 리소스를 더 사용한다고 하셨는데 혹시 구체적으로 어떤 리소스를 더 사용하는건지, 그런 내용을 알 수 있을까요?
-
미해결Arm 아키텍처: 트러스트존(TrustZone) [저자직강 3부-1]
TEE OS뭔가요?
안녕하세요. 트러스티드 커널이 TEE OS를 의미하는 건가요?