armv7 뱅크드 레지스터 관련 trace32 실습을 하던 중 생긴 질문입니다. 해당 툴을 사용할 때 usr 모드의 R8-R14가 뱅크드 레지스터인 것 처럼 보입니다. 이 중 실습과 ARM 공식 문서를 통해 USR 모드 또한 R13과 R 14 를 뱅크드 레지스터를 갖는 것으로 판단했는데 맞는 건가요?"The User, IRQ, Supervisor, Abort, and undefined modes each have two banked registers mapped to r13 and r14, allowing a private SP and LR for each mode."ARM 문서 내용입니다.실습의 경우 다른 동작 모드에서 USR 모드로 돌아올 때의 R13,14 값으로 뱅크드 레지스터처럼 동작하는 것을 확인했습니다.

강사님. 안녕하세요. 전류 측정 방법에 대해 질문 드립니다. 제가 알기로는 PWM On-Off시 Off일 때 인덕터 성질 때문에 전류가 하단 스위치 혹은 프리휠링 다이오드를 통해 전류가 션트 저항으로 흐르지 않는 문제가 있습니다.[참고 URL] https://www.mdpi.com/1996-1073/12/22/4347실제로 PWM과 션트저항에 걸리는 전압을 측정할 때도 위처럼 나오고요. 아래는 STM에서 판매하는 BLDC 모터 드라이버 Evalution 보드에서 측정한 파형입니다. 강사님이 설계하신 하드웨어에서 측정한 파형으로 비교하는 것이 맞는데, 제가 하드웨어가 없어 다른 보드로 파형을 측정했습니다. 죄송합니다. 근데 몇몇 자료에서 강사님 말씀처럼 전류의 평균 값을 측정할 때, PWM Off 구간에서 측정해야한다고 되어있는 것을 봤던 것 같습니다. 무엇이 맞는지 잘 모르겠습니다. 개인적인 생각으로는 3상 인버터 하드웨어는 비슷해서 PWM Off시 하단 스위치 혹은 기생 다이오드로 프리휠링이 될 것이라 생각되는데, 하드웨어에 따라 달라질 수 있나요?

tpsram 내부를 보면 오른쪽 처럼 되어있는데, always 구문을 구분해서 사용하는 이유가 있을까요? 왼쪽 구문처럼 하나의 always 문으로 구성해도 동일한 tpsram인지 궁금합니다 !

안녕하세요 🙂[1. 질문 챕터] : eg) 몇 장, 몇 분 몇 초 쯤. or 수강생 분들이 봤을 때 어디구나?! 할 수 있게 표기 부탁 드려요.[2. 질문 내용] : eg) 질문 내용을 자유롭게 작성해주시면 되겠습니다 🙂[3. 시도했던 내용, 그렇게 생각하는 이유] : eg) 설치영상은 이렇게 시도했는데 안되더라 or 본인의 생각을 적어주세요. (실습 내용 중에 이해가 안되거나 잘못된 내용이 있는데, 이러 이러한 근거로 나는 이렇게 생각합니다.) fsm_counter_test 파일에서 처음에 input과 output을 선언하실 때 왜 output 중 o_done만 reg type이고, 나머지 output에 대해서는 reg로 선언하지 않으신 건지에 대한 이유가 궁금합니다. 감사합니다.

안녕하세요. 덕분에 좋은 강의 잘 듣고 있습니다.펌웨어 실습 예제 수업을 보면서 업로드된 파일이 내용이 서로 달라 이유가 있는 궁금합니다.전동킥보드 펌웨어 코드 분석 강의도 올려주신 파일 내용과 서로 달라 이유가 무엇인지, 어떤 내용을 기준으로 기준을 잡아야 할지 혼란이 있어 문의 드립니다.강의 촬영을 하고 파일을 수정하신 것 같기도 하고요.끝까지 잘 따라가고 있습니다^^ 감사합니다~

안녕하세요 🙂[1. 질문 챕터] : eg) 몇 장, 몇 분 몇 초 쯤. or 수강생 분들이 봤을 때 어디구나?! 할 수 있게 표기 부탁 드려요.[2. 질문 내용] : eg) 질문 내용을 자유롭게 작성해주시면 되겠습니다 🙂[3. 시도했던 내용, 그렇게 생각하는 이유] : eg) 설치영상은 이렇게 시도했는데 안되더라 or 본인의 생각을 적어주세요. (실습 내용 중에 이해가 안되거나 잘못된 내용이 있는데, 이러 이러한 근거로 나는 이렇게 생각합니다.) ================ 다음 내용은 읽어보시고 지우시면 됩니다.=================질문 내용을 작성해주실 때, 위의 3단계로 제가 이해할 수 있게 작성해주시면 정확한 답변을 드릴 수 있을 것 같아요!!현업자인지라 업무때문에 답변이 늦을 수 있습니다. (길어도 만 3일 안에는 꼭 답변드리려고 노력중입니다 ㅠㅠ)강의에서 다룬 내용들의 질문들을 부탁드립니다!! (설치과정, 강의내용을 듣고 이해가 안되었던 부분들, 강의의 오류 등등)이런 질문은 부담스러워요.. (답변거부해도 양해 부탁드려요)개인 과제, 강의에서 다루지 않은 내용들의 궁금증 해소, 영상과 다른 접근방법 후 디버깅 요청, 고민 상담 등..글쓰기 에티튜드를 지켜주세요 (저 포함, 다른 수강생 분들이 함께보는 공간입니다.)서로 예의를 지키며 존중하는 문화를 만들어가요.질문글을 보고 내용을 이해할 수 있도록 남겨주시면 답변에 큰 도움이 될 것 같아요. (상세히 작성하면 더 좋아요! )먼저 유사한 질문이 있었는지 검색해보세요.잠깐! 인프런 서비스 운영 관련 문의는 1:1 문의하기를 이용해주세요.================== 현재 2025 버전으로 vivado와 vitis를 사용하여 강의를 따라오고 있습니다. 리눅스 환경에 익숙해지고 싶어 2022.2 vivado(for linux) 설치 영상을 보고 설치하려고 합니다. 이때 vitis도 당연히 linux용으로 설치를 해야 하는 것이겠지요? vivado 설치 영상과 동일하게 vitis도 설치하면 될까요?

안녕하세요. 삼코치님! 수업 정말 잘 듣고 있습니다.다름이 아니라, 학습 방법에 대한 질문이 있어 댓글 남깁니다.저는 현재, 삼코치님께서 내주신 과제를 솔직히 완전히 처음부터 코딩을 하는 데 있어 무리가 있다고 생각해 삼코치님이 주신 자료를 참고로 코딩을 해석하고 있습니다. 이 학습 방법이 괜찮은지, 아니면 스스로 코딩을 해보는 것만이 의미가 있는지 궁금합니다.

21장 코드의 case문을 보면 c_state를 아래 정의한 case들과 비교해 각각의 명령을 실행하는 것인데 여기서 S_DONE일 경우 n_state를 S_IDLE로 바꿉니다. 근데 왜 wave form에서는 바로 바뀌지 않고, 1cycle 정도 후에 바뀌나요?또 여기서 1cycle은 어떤 것을 의미하나요? 감사합니다.always (c_state or i_run or is_done) begin n_state = S_IDLE; case (c_state) S_IDLE : if (i_run == 1) n_state = S_RUN; S_RUN : if (is_done == 1) n_state = S_DONE; S_DONE : n_state = S_IDLE; endcase end

안녕하세요 🙂현재 다시 재수강을 하려고 합니다. 그런데 저가 재설치와중에 오류가 생겨서 다시 전체 삭제하구 진행하려고 하는데 어떤 파일을 지워야하는지 전체 rm -rf 구문을 사용해야하는지 잘모르겠습니다[1. 질문 챕터] : eg) 몇 장, 몇 분 몇 초 쯤. or 수강생 분들이 봤을 때 어디구나?! 할 수 있게 표기 부탁 드려요.[2. 질문 내용] : eg) 질문 내용을 자유롭게 작성해주시면 되겠습니다 🙂[3. 시도했던 내용, 그렇게 생각하는 이유] : eg) 설치영상은 이렇게 시도했는데 안되더라 or 본인의 생각을 적어주세요. (실습 내용 중에 이해가 안되거나 잘못된 내용이 있는데, 이러 이러한 근거로 나는 이렇게 생각합니다.) ================ 다음 내용은 읽어보시고 지우시면 됩니다.=================질문 내용을 작성해주실 때, 위의 3단계로 제가 이해할 수 있게 작성해주시면 정확한 답변을 드릴 수 있을 것 같아요!!현업자인지라 업무때문에 답변이 늦을 수 있습니다. (길어도 만 3일 안에는 꼭 답변드리려고 노력중입니다 ㅠㅠ)강의에서 다룬 내용들의 질문들을 부탁드립니다!! (설치과정, 강의내용을 듣고 이해가 안되었던 부분들, 강의의 오류 등등)이런 질문은 부담스러워요.. (답변거부해도 양해 부탁드려요)개인 과제, 강의에서 다루지 않은 내용들의 궁금증 해소, 영상과 다른 접근방법 후 디버깅 요청, 고민 상담 등..글쓰기 에티튜드를 지켜주세요 (저 포함, 다른 수강생 분들이 함께보는 공간입니다.)서로 예의를 지키며 존중하는 문화를 만들어가요.질문글을 보고 내용을 이해할 수 있도록 남겨주시면 답변에 큰 도움이 될 것 같아요. (상세히 작성하면 더 좋아요! )먼저 유사한 질문이 있었는지 검색해보세요.잠깐! 인프런 서비스 운영 관련 문의는 1:1 문의하기를 이용해주세요.==================

- 학습 관련 질문을 남겨주세요. 상세히 작성하면 더 좋아요! - 먼저 유사한 질문이 있었는지 검색해보세요. - 서로 예의를 지키며 존중하는 문화를 만들어가요. - 잠깐! 인프런 서비스 운영 관련 문의는 1:1 문의하기를 이용해주세요. MAC M1에서 수강중이고이전에 어떻게어떻게 해서 잘 실습까지 진행했습니다.이번에 다시 강의를 들으려고 cube ide에서 디버깅을 눌러보니no-stlink detected! 가 나오네요..이유가 뭘까요??할 수 있는 방법은 전부 해본 상태입니다.

- 사용하고 싶은 ST 보드명: NUCLEO_F439ZI- 사용하시는 컴파일러(stm32cubeide) 버젼: 1.19.0- 기타: .

안녕하세요, 7:59초에서 하시는 것처럼 디버그 아이콘을 눌렸는데 계속 st link를 찾을 수 없다고 뜹니다. st link 드라이버도 설치했는데도 오류가 나는데 어떻게 해결하면 될까요? 

안녕하세요 🙂[1. 질문 챕터] : 6:45[AI HW Lab2] CNN Verilog HDL Practice 1 (Simulation) - 문제설명편 ppt[2. 질문 내용] : AB_BW는 왜 23bit인가요? 20bit+log2(3*3)+8bit 이 되어야 하지 않나요?[3. 시도했던 내용, 그렇게 생각하는 이유] : 8bit - 255까지니까 1bit만 추가하면 255까지 범위를 포함 가능하므로 23bit가 된 거라고 생각했습니다.

안녕하세요  과제7의 AXI 프로토콜 강의 자료에서 .sv 파일을 다운 받았는데 이미 모든 코드가 작성되어 있습니다...제가 실습해 볼 수 있는 자료는 어디 있을까요? 감사합니다

안녕하세요 🙂[1. 질문 챕터] : [AI HW Lab1] CNN Core C 코딩 (Golden Model 만들기)[2. 질문 내용] : 다음 그림에서 input FM이 왜 KX*KY개 만큼 있는지 이해가 잘 되지 않아요. input FM은 input이니까 X*Y개만큼 있고, kernel이 KX*KY만큼 있는 것 아닌가요? 그리고 weight는 kernel을 말씀하시는 것 아닌가요? 밑의 두 그림을 연결지어 보니까 이해가 잘 안 됩니다.제가 이해해보기로는 아래 그림에서 빨간 영역에 해당하는 것 1번의 연산에 해당하는 부분이라고 이해하면 매칭이 되는 것 같은데 맞게 한 것인지 잘 모르겠어요.

안녕하세요 🙂[1. 질문 챕터] : eg) 몇 장, 몇 분 몇 초 쯤. or 수강생 분들이 봤을 때 어디구나?! 할 수 있게 표기 부탁 드려요.[2. 질문 내용] : eg) 질문 내용을 자유롭게 작성해주시면 되겠습니다 🙂[3. 시도했던 내용, 그렇게 생각하는 이유] : eg) 설치영상은 이렇게 시도했는데 안되더라 or 본인의 생각을 적어주세요. (실습 내용 중에 이해가 안되거나 잘못된 내용이 있는데, 이러 이러한 근거로 나는 이렇게 생각합니다.) ================ 다음 내용은 읽어보시고 지우시면 됩니다.=================질문 내용을 작성해주실 때, 위의 3단계로 제가 이해할 수 있게 작성해주시면 정확한 답변을 드릴 수 있을 것 같아요!!현업자인지라 업무때문에 답변이 늦을 수 있습니다. (길어도 만 3일 안에는 꼭 답변드리려고 노력중입니다 ㅠㅠ)강의에서 다룬 내용들의 질문들을 부탁드립니다!! (설치과정, 강의내용을 듣고 이해가 안되었던 부분들, 강의의 오류 등등)이런 질문은 부담스러워요.. (답변거부해도 양해 부탁드려요)개인 과제, 강의에서 다루지 않은 내용들의 궁금증 해소, 영상과 다른 접근방법 후 디버깅 요청, 고민 상담 등..글쓰기 에티튜드를 지켜주세요 (저 포함, 다른 수강생 분들이 함께보는 공간입니다.)서로 예의를 지키며 존중하는 문화를 만들어가요.질문글을 보고 내용을 이해할 수 있도록 남겨주시면 답변에 큰 도움이 될 것 같아요. (상세히 작성하면 더 좋아요! )먼저 유사한 질문이 있었는지 검색해보세요.잠깐! 인프런 서비스 운영 관련 문의는 1:1 문의하기를 이용해주세요.==================input valid 신호를 작성하는 것은 알겠으나 왜 output valid 신호를 3bit로 작성하여 아래와 같은 코드로 선언하는 것인지 이해가 도무지 안 되네요.. 설명 부탁드립니다. reg [2:0] r_valid; reg [63:0] r_power_of_2; reg [63:0] r_power_of_4; reg [63:0] r_power_of_8; wire [63:0] power_of_2; wire [63:0] power_of_4; wire [63:0] power_of_8; //flow of valid always @(posedge clk or negedge reset_n) begin if (!reset_n) begin r_valid <= 3'd0; end else begin r_valid <= {r_valid[1:0], i_valid};

안녕하세요 🙂[1. 질문 챕터] : [AI HW lab3] CNN Verilog HDL Practice4 (FPGA)[2. 질문 내용] : 저는 zynq가 아니라 spartan7 fgga484 xc7s75를 쓰고 있는데, IP integrator를 사용할 때, zynq processing system 대신 어떤 걸 배치해서 해야하나요?[3. 시도했던 내용, 그렇게 생각하는 이유] :  

안녕하세요, 질문이 있어서 글 남깁니다. 킥보드를 조립하여 간단히 테스트 해보았는데 주행 후 쓰로틀을 놓아도 관성으로 인해 모터가 돌아가다가 멈추게 되는데 이때 전류값이 크게 관측되더라구요. gpt에 물어보니 모터가 돌아가면서 발전기가 되어 보드 측에서 측정되는 것 같은데 펌웨어적으로 수정할 수 있을까요? 하드웨어 적으로 잘은 모르지만, 쓰로틀을 놓았을 때는 하단 스위치만 on을 하는 방법이 괜찮은 방법일지 궁금합니다. (혹은 다른 방법이 있다면 안내 부탁드립니다.) 혹시 강사님께서도 테스트 하실 때 이런 경우가 있으셨는지도 궁금합니다. 감사합니다.

HSI 정리문서에서 Excell 자료에서 쓰로틀 다항식을 차트로 만드셔서 구하셨습니다. 엑셀 자료에 인자 값에 대하여 궁금합니다., A열과 B열의 데이터를 넣고 차트를 그려서 다항식 수식이 만들어 지는데,A열은 쓰로틀의 전압은 1.1v부터 동작하여 전압분배의 최대값인 2.6v까지 하여 0.1V step으로 데이터를 기입한 건 이해가 됩니다.B열의 CCR값은 어떤 계산된 데이터를 넣으셨는지 궁금합니다.  

HDL 22장 8분 쯤에Design Valid I/F를 Season1에서 했다고 했는데어디서 했을까요?