필기하는 소리가 왜 이렇게 크게 녹음이 되어 있는건지... 이해가 안가네요. 선생님 목소리 듣는데 너무 방해가 되요 ㅠ 미치겠네요 ㅎㅎ 이미 녹음된거 바꿀수도 없고, 스피커 볼륨을 최소로 해놓고 들어보겠습니다

제 컴퓨터에선 스캔시 엔터를 누르면 메모리에서 0a라고 뜨지않고 그냥 00이라고 뜨는데 차이가 있는 건가요?

안녕하세요 코드를 보다 의문점이 들어서 질문 드립니다. input으로 들어오는 SCL 을 그대로 사용하는게 아니라 3단 F/F을 통해 slave 쪽의 clk에 맞춰서 SCL_posedge, SCL_negedge를 사용함으로써 동기화를 하여 Slave의 메인 clk에 맞춰 데이터를 채갈 수 있도록 하는 것은 이해했습니다! 근데 SCL_posedge 및 SCL_negedge 의 경우 '안정화 된' [2:1] 세번째, 두번째 F/F의 결과를 보고 posedge 및 negedge를 출력하기에 SCL은 안정화 된 값을 가지는 것을 이해하엿으나SDA_synched의 경우 [2:0] 총 3개의 F/F 에 대해 AND 를 취한 결과를 사용하고 있습니다. 이렇게 하게 되면 만약 최악의 경우SCL_posedge가 '1'이 되었을때 data_in 에다가 SDA_synched의 값을 넣어야 하는데 SCL_posedge가 1이됨과 동시에 SDA_syncehd[2], SDA_syncehd[1] 이 모두 1이고 SDA_synched[0] 이 0에서 1로 바뀌는 중이라면 결국 data_in에 무엇을 저장해야 할 지 몰라서 meta stable 한 상태에 빠질것이라고 생각됩니다.이를 방지하려면,wire SDA_synched = SDASynch[2] & SDASynch[1] 로 선언해서 사용해야 하는 것 아닌가요?? 감사합니다.

메모리의 주소 공간 강의중메모리에서 주소번지를 CPU로 가지고 온다는 부분이 이해가 어렵습니다. 메모리는 요청받은 명령에 응답을 한다고 알고 있습니다cpu가 mmu를 통해 논리주소 -> 물리 주소로 변환 후 메모리 관여를 하듯CPU가 메모리로부터 주소번지를 받아 관여하는 상황이 있는건가요? 있다면 어떻게 이루어지는지도 궁금합니다.논리->물리의 상황에서는 cpu상에 존재하는 베이스 레지스터를 통해 물리주소를 변환하는데 역참조도 가능한걸까요? 

full_adder설계 테스트 벤치 설계, 시뮬레이션확인, sdc파일 입력 및 합성을하고 timing analyze를 확인해보는데 계속 no path라고 나옵니다.. 뭘 놓친건지 모르겠습니다. 강의 그대로했는데 뭐가 문제일까요 ㅠㅠ

삼코치님 sram강의에서 waveform에서 inner 메모리를 보기위해서 modelsim에서 Memory List 부분에서 sram인스턴스 네임을 클릭하면 Objects 리스트에서 mem 시그널이 표시된다고 하셨는데 Memory List에서 클릭을 했는데 Objects 목록에서 mem 시그널이 안 뜨는데 어떻게 해야 하나요? 일단 저는 최신 quartus프로그램과 questa를 깔긴했는데 강의에서 처럼 quartus 20.1버전과 modelsim을 깔아서 다시 시뮬레이션을 돌려봐도 mem 시그널이 안보입니다.

강의중에 69강,아무것도 안나오고, 그냥 빈화면이 나오는데여기는 수업자료가 없는거죠?

안녕하세요!IO, MI 핀이 가장 먼저 활성화되어야 하는 이유가 무엇인가요?

2진수의 뺄셈 시 carry out은 단순히 버려진다고 설명 해주셨는데 이 상황과 오버플로우를 판단하는 기준 사이에 어떤 차이가 있는지 궁금합니다.

union 식별자는 실무에서 보통 어디에서 사용하나요?

?

안녕하세요 학습 중에 코드를 보고 궁금증이 생겨 질문 드립니다. DataMem spec을 보면 mem 이 4byte짜리로 총 128개로 구성되어 있는데, always 문을 보면 mem[0] ~ mem[63] 까지의 공간을 사용하는 것으로 보입니다. 나머지 mem[64] ~ mem[127] 까지는 사용이 안되는거 같은데, 그러면 굳이 reg [31:0] mem [127:0] 으로 선언한 이유가 있을까요?? 뭔가 제가 파악하지 못한 의도가 있는것인지 궁금하여 질문드립니다!! 감사합니다.

encoder의 경우, output이 [1:21]로 서술되어 있습니다. 근데 tb를 보면 output인 encoded_message가 [21:1] 로 선언되었는데, 이렇게 선언하게 되면 encoded_message 에 들어오는 값은 B[21:1] 로 매칭되서 들어오게 되는건가요? 아니면 tb 코드에서 [21:1]로 잘못 선언한 것인지 궁금합니다! 감사합니다.

필수 실습 문제에서 배열까지 어찌저찌 왔는데배열부터 본격적으로 구현 성공 후 풀이를 본적이 없네요ㅠ기초적인 문제부터 막혀서 답답한데, gpt에게 유사문제를 요청해서 무조건 내 걸로 만들고 다음 진도로 나가야 될지아니면 시행착오 겪으면서 어찌저찌 진도만 빼면 될지 몰라 더 학습방향이 틀어지기 전에 문의드립니다!

어디서 받을 수 있는 건가요?

안녕하세요 강의 잘 수강하고 있습니다.강의 후반 부 6:47초 부근에서 Fetch단계에서 그림에 대해서 의문이 있습니다. 앞서 배운 시스템 버스의 구조상 메모리는 주소 버스에 접근하지 않는 걸로 이해(CPU -> 주소 버스 -> 메모리; 단방향)했습니다. 하지만 해당 그림에서는 메모리에서 기억장치 주소 레지스터에 접근하여 명령어 주소를 가져오는 것으로 이해가 되는데요. 기억장치 주소 레지스터가 메모리에 명령어 주소를 넘겨주는 단방향 흐름이 아닌가요? 

안녕하세요, 시뮬레이션 결과를 보던 중 이해가 잘 안가는게 있어서 질문드립니다! 여기서 W_CRC는 제가 이해하기로는 '나머지' 에 대응되는 코드로, 나머지가 '0' 이면 오류가 없는 것이고, 나머지가 '0' 이 아니라면 오류가 있음을 알리는 코드로 알고 있습니다. 근데 시뮬레이션 결과를 보면 각 입력 데이터 r_data에 대응되어서 모두 0이 아닌 다른 값으로 update 되는데 그러면 CRC 오류가 있어서 저런 결과가 나오는거로 이해하면 될까요?? 감사합니다!

학습 관련 질문을 남겨주세요. 상세히 작성하면 더 좋아요!서로 예의를 지키며 존중하는 문화를 만들어가요.잠깐! 인프런 서비스 운영 관련 문의는 1:1 문의하기를 이용해 주세요. 선생님~ 마지막 강의까지 수강을 했는데요강의 말미에 5회분 모의고사 꼭 풀어보라고 말씀주셨는데혹시 어디에 있는지 여쭤봐도 될까요?(아직 챕터별 퀴즈는 안풀어봤는데 그게 모의고사일까요?)

21분쯤 내용을 보면, Write 동작시에도 Write 이후 Pre Charge Stage를 거치는 것을 볼 수 있습니다. 만약 제가 8Bit에 해당하는 하나의 Word 라인을 선택하여,'1001 0001' 이라고 Write를 했을때,1로 선택된 Column은 Write Driver가 값을 밀어 넣어 Cap에 1로 Write가 되었을 것이고,0으로 선택된 Column은 WBL을 통해 방전이 됬을 것입니다. 이러고 ACT를 Low로 내려서 Write 상태를 빠져나가게 되면 제 생각엔, Precharge를 할 필요가 없을 거 같은데 왜 Write 시에도 Precharge를 해주는지 궁금합니다! Read Operation 시에는 RBL과의 Charge Sharing으로 인해서 어느정도 Cap에 저장되어 있던 전하가 소실되기 때문에 읽기 작업이 끝났으면 다시 소실된 전하를 채우기 위해 Refresh하는것은 이해한 상태입니다!

visual studio code를 설치해서 사용해도 수업을 따라가는데 문제는 없는지 궁금합니다.