안녕하세요 맛비님! 개인 실습 중 질문이 있어 질문드리게 된점 양해부탁드립니다. 먼저 현재 실습 중인 내용 말씀드리겠습니다. axi4-lite 를 통해서 텍스트에 입력되어 있는 input data를 인풋bram 에 입력시킵니다.그 후, 개인적으로 만든 연산코어를 통해 연산하고 나서 연산결과를 연산코어 내의 레지스터에 저장합니다.레지스터에 저장된 값을 output bram 에 입력합니다.연산코어가 여러개여서 1-3 과정을 반복했습니다. 정리하면, input txt -> data_mover_bram -> bram0 -> 연산core -> data_mover_bram -> bram1 -> 연산core -> data_mover_bram -> bram2 ...-> 연산 core -> 매 clk 마다 연산결과 출력과 같은 구조를 만들었습니다.testbench simulation 상에서는 원하는 결과를 얻었습니다. 하지만, fpga 에 올리기 위해 generate bitstream 과정을 진행하다가 아래 사진과 같이자원을 고려하지 않고 구현했음을 깨달았습니다. (보드는 zybo z7 10 입니다) 제 추측으로는 연산결과를 각 연산core 에서 레지스터에 저장했다가 bram 에 입력했던 점이 문제라고 생각됩니다. 연산결과가 32bit 가 쌓일 때마다 결과 bram 으로 입력하는 방안을 고민 중인데 그러려면 각 연산 코어에서 bram 에 입력할때 AXI4 stream 을 사용해야 하는게 맞는지, valid/ ready 스트림 구조만 사용하는지 좋을지 알려주시면 감사하겠습니다.강의 외 내용이 많아서 죄송합니다 ㅜㅜ (답변 거부하셔도 괜찮습니다.) 

안녕하세요.초보적인 질문 일 수가 있는데.. 동작이 잘 이해가 되지 않아서 질문 드립니다. 스위치 동작 Falling Edge에서만 인터럽트가 발생되는 코드로 버튼을 누르면 하드웨어 적으로 LOW되고 Falling 인터럽트가 발생되서 LED가 off 되는건 이해가 됩니다만, 버튼을 안누르면 하드웨어 적으로 High가 되지만 인터럽트는 발생이 안되서 LED의 상태는 유지 되어야 하는거 아닌가요?즉, 지금의 동작은 누르면 LED OFF, 때면 LED ON 동작인데.동작이 Falling에서만 인터럽트가 발생되서, 누를때만 ON됐다가 다시 누르면OFF 됐다가하는 동작이 되어야 하는게 아닌가 궁금합니다.

안녕하세요. 강의 잘 듣고 있습니다. ADC 변환 단계 설명자료에서 8bit는 step이 256이라고 되어 있습니다.그런데,8비트는 0~255로 2^8-1 = 255.3.3V / 255 = 약 12.94mV로 계산되는 것이 맞지 않나 싶어서 문의드립니다. 10비트 = 1024-1, 12비트 = 4096-1, 16비트 = 65536-1 로 마찬가지입니다.확인 부탁드립니다.감사합니다.

안녕하세요. 강사님.파워스테이지 + 주파수 보상 시 전체 대역폭 설정시 24.8kHz, 14kHz 중 낮은 주파수 대역을 선택한 이유가 궁금합니다.주파수 보상으로 대역폭을 높이면 전류의 빠른 변화에도 반응할 수 있는게 아닌가요? 그러면 낮은 주파수 대역폭보다 높은 주파수 대역폭이 더 유리할 거라 생각되는데 상대적으로 낮은 주파수 대역을 선택한 이유가 무엇인가요?

안녕하세요 🙂[1. 질문 챕터] : 8장 실습 오류 관련 질문[2. 질문 내용] : 플랫폼 인식 실패 오류[3. 시도했던 내용, 그렇게 생각하는 이유] :// Error Log fatal error: myip.h: No Such file or directory // Vitis Log 09:13:53 ERROR : Failed to openhw "D:/Xilinx/Vitis/2022.2/project/axi/axi_plat/export/axi_plat/hw/axi.xsa" Reason: D:/Xilinx/Vitis/2022.2/project/axi/axi_plat/export/axi_plat/hw/axi.xsa is not available in the current workspace use 'getprojects' command to see list of available projects in current workspace 09:13:53 INFO : Result from executing command 'getProjects': RemoteSystemsTempFiles;axi_app;axi_app_system;axi_plat   맛비님 강의 영상을 따라서,hw/driver, ps7_cortex~, zynq_fsbl 아래의 myip 폴더의 Makefile을 전부 수정했는데 빌드를 할때마다 위와같은 오류가 나타납니다. 프로젝트를 Clean 한 이후에 다시 빌드하면 아래처럼 Platform Invalid 에러가 납니다.

안녕하세요. 강사님.강의 잘 보고 있습니다. 제어기 대역폭 관련하여 GPT에 물어보니 제어기 대역폭은 보통 샘플링 주파수의 1/10에서 1/20로 설정한다고 합니다. 이유로는 나이퀴스트 주파수와 위상 지연이 연관이 있다고 하는데 이 부분이 아무리 봐도 이해가 안되네요. 왜 대역폭을 샘플링 주파수의 1/10으로 설정하는지 알 수 있을까요?

현재 pc에 vivado가 깔려 있는 상태인데, vivado로 진행하여도 해당 수업 참여하는데 지장없을까요? 

안녕하세요 🙂[1. 질문 챕터] : Verilog HDL/FPGA 외전1 - Chapter2[2. 질문 내용] : 아키텍처-1 의 코딩 방식에 관한 질문[3. 시도했던 내용, 그렇게 생각하는 이유] :module clock_arch1 ( input clk, rst, en, output reg [5:0] sec_cnt, // clog2(60) output reg [5:0] min_cnt, // clog2(60) output reg [4:0] hour_cnt // clog2(24) ); wire w_sec_tick; gen_sec u_gen_sec ( clk, rst, en, w_sec_tick ); wire sec_th = sec_cnt == 60-1; wire min_th = min_cnt == 60-1; wire hour_th = hour_cnt == 24-1; always@(posedge clk) begin if(rst) begin sec_cnt <= 0; min_cnt <= 0; hour_cnt <= 0; end else if (w_sec_tick) begin if(sec_th) begin sec_cnt <= 0; if(min_th) begin min_cnt <= 0; hour_cnt <= hour_th ? 0 : hour_cnt + 1; end else begin min_cnt <= min_cnt + 1; end end else begin sec_cnt <= sec_cnt + 1; end end end endmodule 파형은 문제없이 나온것 같은데, 이런 방식으로 중첩 if 문을 사용하면 기존 Matbi_Watch_1 구조와 다르게 합성되어 타이밍에서 문제가 되는지 궁금합니다. 경계값(th)를 초 단위가 아닌 분/시/일/월 단위로하게되면 if 중첩은 깊어지겠지만 tick_cnt를 60/24/30/12으로 줄 수 있어서 큰 카운터가 필요하지 않을 것 같은데, 이 부분은 어떻게 생각하시는지 궁금합니다.

동영상에서 34분 전후를 보면fputs는 line 버퍼 사용하고 있고fwrite 로 변경후 fully 버퍼를 사용한다고 나오는데fwrite 를 써도 출력 대상이 stdout 이니까버퍼 종류는 똑같이 line 버퍼가 아닌가요?

안녕하세요, 속도 계산하는 코드에 질문이 있습니다.  speed_km_h = motor_speed_rpm * (3.14159f * 0.6283f) * 60.0f / 1000.0f;위 코드에서 0.6283f 라는 숫자에 대해서 궁금하여 글 남깁니다.  인 휠 모터의 지름은 20cm라고 알고 있습니다. 이를 미터로 계산하면 0.2m이고 둘레를 계산하기 위해 3.14159를 곱하면 0.6283184라는 숫자가 나오더군요.  (둘레 x RPM x 60) / 1000 해서 km/h를 구하는 용도의 코드인 것 같은데 3.14159가 한번 더 중복되어 곱해진 것 아닌가 하여 글 남깁니다. 감사합니다.

안녕하세요 🙂 안녕하세요, 맛비님 ! 강의 항상 잘 듣고 있습니다!HDL 34장 강의를 들으며 궁금증이 생겨서 질문드립니다. HDL 34장 22분30초 쯤에 read task를 통해 IDLE의 상태를 확인하는 부분입니다.read task를 통해 VIP master에서 ADDR_AP_CTRL, 즉 설정한 pattern generator의 주소의 값을 읽어오고, 이를 lite_rdata로 저장한 후, 이를 CTRL_IDLE_MASK parameter를 통해 IDLE state인지 확인하는 방법을 통해 IDLE 상태를 확인하고 작업을 실행하는 것으로 알고 있습니다.여기서 궁금한 부분이 IDLE 상태, 초기값을 설정하는 부분이 어디에 표시가 되어있는지, 만약 start_vip();를 통한 instantiation에서 초기값이 0x100으로 정해지는 것인지. 혹은 다른 방법을 통해 초기값을 0x100으로 지정할 수 있는지가 궁금합니다.제가 맛비님 강의를 수강하며 SystemVerilog를 함께 배우고 있는 과정이라 코드를 따라가는 부분에서 어려움을 겪어 이렇게 질문 드립니다.==================

강의 마지막 부분에 스너버 회로에서 off시 발생하는 D-S 간 서지 전압을 대비하고자 스너버 회로를 연결 하셨다고 하셨는데.앞 강의(설계(1))에서 게이트 저항을 조절하여 D-S간 서지 전압을 낮도록 설계하였는데 굳이 스너버 회로를 추가 할 필요가 있나요?

mosfet에 풀다운의 저항 목적은 확실하게 0v로 유지하여 의도치 않은 Turn on의 목적은 이해가 됩니다만, 게이트에 남아있는 전하를 방전 시키기 위함도 있다고 하셨는데.앞전강의(게이트라이버 설계(1)) 에서 R27,D4의 목적도 동일하게 Sink 전류를 흘러서 방전을 시키는 목적으로 동일 한거면 10k옴의 저항쪽 방전보다 5옴의 Sink전류로 다 방전되지 않나요? 

안녕하세요 맛비님. 항상 질 좋은 강의 감사드립니다!!!<궁금한 부분>[AI HW Lab2] - 설계환경리뷰편의 7:40~ 쯤부분에 cnn_kernel.v파일의 i_soft_reset에 대해 맛비님께서 "register에 1이 저장이 되어 있을 때, 그걸 이용해서 reset을 걸 수 있다~~"이렇게 설명하셨는데요이거에 대해서 3가지 질문을 드리고 싶습니다.<질문내용>1 (제가 이해한 내용이 맞는지)2 (soft_reset을 쓰는 것의 장점)2-1 (2에서 파생된 궁금증) 원래 reset은 사람이 물리적으로 reset을 걸었다. 하지만, soft_reset은 SW가 register(1이 저장되어 있음)를 이용해서 내부에서 reset을 건다. 즉, 사람이 외부에서 reset을 걸지 않아도 내부적으로 reset이 가능하다  맞을까요?그리고 soft_reset의 장점이 궁금해서 gpt한테 물어보고 제가 정리한 장점은 다음과 같은데하나의 프로그램안에 여러개의 모듈이 있을 수 있다.만약, 어떤 모듈은 reset하고 싶고, 어떤 모듈은 reset하기 싫어이때, 구별해서 reset해주기 위해서 soft_reset을 쓴다.(기존의 reset은 모든 모듈을 한번에 reset하기 위한 것으로 남겨둔다)맞을까요?만약에 2가 맞다면 2-1. 각각의 모듈을 개별적으로 soft_reset 해주기 위해서는 거기에 할당되는 register가 또 개별적으로 사용 될 거라고 생각하는데 이러면 'HW자원을 많이 잡아먹는다'는 단점이 생긴다. 맞을까요?감사합니다!!

안녕하세요 🙂[1. 질문 챕터] : eg) 몇 장, 몇 분 몇 초 쯤. or 수강생 분들이 봤을 때 어디구나?! 할 수 있게 표기 부탁 드려요.[2. 질문 내용] : eg) 질문 내용을 자유롭게 작성해주시면 되겠습니다 🙂[3. 시도했던 내용, 그렇게 생각하는 이유] : eg) 설치영상은 이렇게 시도했는데 안되더라 or 본인의 생각을 적어주세요. (실습 내용 중에 이해가 안되거나 잘못된 내용이 있는데, 이러 이러한 근거로 나는 이렇게 생각합니다.) ================ 다음 내용은 읽어보시고 지우시면 됩니다.=================질문 내용을 작성해주실 때, 위의 3단계로 제가 이해할 수 있게 작성해주시면 정확한 답변을 드릴 수 있을 것 같아요!!현업자인지라 업무때문에 답변이 늦을 수 있습니다. (길어도 만 3일 안에는 꼭 답변드리려고 노력중입니다 ㅠㅠ)강의에서 다룬 내용들의 질문들을 부탁드립니다!! (설치과정, 강의내용을 듣고 이해가 안되었던 부분들, 강의의 오류 등등)이런 질문은 부담스러워요.. (답변거부해도 양해 부탁드려요)개인 과제, 강의에서 다루지 않은 내용들의 궁금증 해소, 영상과 다른 접근방법 후 디버깅 요청, 고민 상담 등..글쓰기 에티튜드를 지켜주세요 (저 포함, 다른 수강생 분들이 함께보는 공간입니다.)서로 예의를 지키며 존중하는 문화를 만들어가요.질문글을 보고 내용을 이해할 수 있도록 남겨주시면 답변에 큰 도움이 될 것 같아요. (상세히 작성하면 더 좋아요! )먼저 유사한 질문이 있었는지 검색해보세요.잠깐! 인프런 서비스 운영 관련 문의는 1:1 문의하기를 이용해주세요.==================예제코드 환경설정에 대한 부분을 따로 공개해둔 영상이 있다고 하셨는데, 그 영상이 어디있는 건지 못찾겠습니다..ㅠㅠ

안녕하세요 🙂[1. 질문 챕터] : eg) 몇 장, 몇 분 몇 초 쯤. or 수강생 분들이 봤을 때 어디구나?! 할 수 있게 표기 부탁 드려요.[2. 질문 내용] : eg) 질문 내용을 자유롭게 작성해주시면 되겠습니다 🙂[3. 시도했던 내용, 그렇게 생각하는 이유] : eg) 설치영상은 이렇게 시도했는데 안되더라 or 본인의 생각을 적어주세요. (실습 내용 중에 이해가 안되거나 잘못된 내용이 있는데, 이러 이러한 근거로 나는 이렇게 생각합니다.) ================ 다음 내용은 읽어보시고 지우시면 됩니다.=================질문 내용을 작성해주실 때, 위의 3단계로 제가 이해할 수 있게 작성해주시면 정확한 답변을 드릴 수 있을 것 같아요!!현업자인지라 업무때문에 답변이 늦을 수 있습니다. (길어도 만 3일 안에는 꼭 답변드리려고 노력중입니다 ㅠㅠ)강의에서 다룬 내용들의 질문들을 부탁드립니다!! (설치과정, 강의내용을 듣고 이해가 안되었던 부분들, 강의의 오류 등등)이런 질문은 부담스러워요.. (답변거부해도 양해 부탁드려요)개인 과제, 강의에서 다루지 않은 내용들의 궁금증 해소, 영상과 다른 접근방법 후 디버깅 요청, 고민 상담 등..글쓰기 에티튜드를 지켜주세요 (저 포함, 다른 수강생 분들이 함께보는 공간입니다.)서로 예의를 지키며 존중하는 문화를 만들어가요.질문글을 보고 내용을 이해할 수 있도록 남겨주시면 답변에 큰 도움이 될 것 같아요. (상세히 작성하면 더 좋아요! )먼저 유사한 질문이 있었는지 검색해보세요.잠깐! 인프런 서비스 운영 관련 문의는 1:1 문의하기를 이용해주세요.==================섹션3-9 vivado를 설치할 때 window용 2025.1 (F drive) 으로 설치하였습니다. 저의 경우에도 WSL을 사용해서 tb를 바로 simulation할 수 있을까요?  verilog season1 유튜브 강의를 보며 따라하려다가 문득 wsl과 vivado 환경을 맞춰주어야 할 것 같아 여쭤봅니다!

안녕하세요 🙂[1. 질문 챕터] : eg) 몇 장, 몇 분 몇 초 쯤. or 수강생 분들이 봤을 때 어디구나?! 할 수 있게 표기 부탁 드려요.[2. 질문 내용] : eg) 질문 내용을 자유롭게 작성해주시면 되겠습니다 🙂[3. 시도했던 내용, 그렇게 생각하는 이유] : eg) 설치영상은 이렇게 시도했는데 안되더라 or 본인의 생각을 적어주세요. (실습 내용 중에 이해가 안되거나 잘못된 내용이 있는데, 이러 이러한 근거로 나는 이렇게 생각합니다.) handshake는 Master가 VALID신호를 보내고SLAVE가 READY신호를 보내면 MASTER가 DATA를 SLAVE에게 보내는 것으로 이해하였습니다. HDL 24장 1분 다이어그램 보면 제가 생각한대로 되어 있는데근데 HDL 24장 1분 24초로 넘어가면 skid buffer 다이어그램이 제가 설명한 것의 정반대로 되어 있습니다.저는 skid buffer를 각 Master와 Slave를 연결 해주는 통로로 생각했었는데skid buffer 자체가 오른쪽 절반은 Master역할을 하고 왼쪽 절반은 Slave역할을 한다고 봐야하나요? 어떻게 이해해야할지 모르겠습니다

안녕하세요 🙂[1. 질문 챕터] : eg) 몇 장, 몇 분 몇 초 쯤. or 수강생 분들이 봤을 때 어디구나?! 할 수 있게 표기 부탁 드려요.[2. 질문 내용] : eg) 질문 내용을 자유롭게 작성해주시면 되겠습니다 🙂[3. 시도했던 내용, 그렇게 생각하는 이유] : eg) 설치영상은 이렇게 시도했는데 안되더라 or 본인의 생각을 적어주세요. (실습 내용 중에 이해가 안되거나 잘못된 내용이 있는데, 이러 이러한 근거로 나는 이렇게 생각합니다.) ================ 다음 내용은 읽어보시고 지우시면 됩니다.=================질문 내용을 작성해주실 때, 위의 3단계로 제가 이해할 수 있게 작성해주시면 정확한 답변을 드릴 수 있을 것 같아요!!현업자인지라 업무때문에 답변이 늦을 수 있습니다. (길어도 만 3일 안에는 꼭 답변드리려고 노력중입니다 ㅠㅠ)강의에서 다룬 내용들의 질문들을 부탁드립니다!! (설치과정, 강의내용을 듣고 이해가 안되었던 부분들, 강의의 오류 등등)이런 질문은 부담스러워요.. (답변거부해도 양해 부탁드려요)개인 과제, 강의에서 다루지 않은 내용들의 궁금증 해소, 영상과 다른 접근방법 후 디버깅 요청, 고민 상담 등..글쓰기 에티튜드를 지켜주세요 (저 포함, 다른 수강생 분들이 함께보는 공간입니다.)서로 예의를 지키며 존중하는 문화를 만들어가요.질문글을 보고 내용을 이해할 수 있도록 남겨주시면 답변에 큰 도움이 될 것 같아요. (상세히 작성하면 더 좋아요! )먼저 유사한 질문이 있었는지 검색해보세요.잠깐! 인프런 서비스 운영 관련 문의는 1:1 문의하기를 이용해주세요.================== d flipflop을 본인 힘으로 안보고 코드를 작성 할 수 있어야 하나요?

안녕하세요, 수업 듣는 중 3상의 전류를 측정하는 부분에서 질문이 있어서 글 남깁니다. ias_Cal=((float)(result - Ias_Offset)*3.3f/4095.0f-1.65f)/0.06f;이 코드에서 0.06의 의미가 궁금합니다.연산증폭기에서 22배 증폭을 하였기 때문에 (측정된 전압 /22*0.002옴)을 하여야 하는 것 아닌가요..? 22*0.002는 0.044인데 0.06f 값의 의미는 무엇인지 궁금합니다.(연산증폭기는 제가 잘 몰라서 도움 주시면 감사하겠습니다.) 바쁘시겠지만 설명해 주시면 감사하겠습니다.감사합니다.  

안녕하세요 🙂[1. 질문 챕터] : 1장 Testbench clock 생성의 4분43초 부분에 대한 질문 입니다.[2. 질문 내용] : git_progject는 git.hub에서 다운 받고 실행 하는건가요 아님 그냥 mobaXterm에다가 쓰면 되는 건가요?[3. 시도했던 내용, 그렇게 생각하는 이유] : eg) 설치영상은 이렇게 시도했는데 안되더라 or 본인의 생각을 적어주세요. (실습 내용 중에 이해가 안되거나 잘못된 내용이 있는데, 이러 이러한 근거로 나는 이렇게 생각합니다.) ================ 다음 내용은 읽어보시고 지우시면 됩니다.=================질문 내용을 작성해주실 때, 위의 3단계로 제가 이해할 수 있게 작성해주시면 정확한 답변을 드릴 수 있을 것 같아요!!현업자인지라 업무때문에 답변이 늦을 수 있습니다. (길어도 만 3일 안에는 꼭 답변드리려고 노력중입니다 ㅠㅠ)강의에서 다룬 내용들의 질문들을 부탁드립니다!! (설치과정, 강의내용을 듣고 이해가 안되었던 부분들, 강의의 오류 등등)이런 질문은 부담스러워요.. (답변거부해도 양해 부탁드려요)개인 과제, 강의에서 다루지 않은 내용들의 궁금증 해소, 영상과 다른 접근방법 후 디버깅 요청, 고민 상담 등..글쓰기 에티튜드를 지켜주세요 (저 포함, 다른 수강생 분들이 함께보는 공간입니다.)서로 예의를 지키며 존중하는 문화를 만들어가요.질문글을 보고 내용을 이해할 수 있도록 남겨주시면 답변에 큰 도움이 될 것 같아요. (상세히 작성하면 더 좋아요! )먼저 유사한 질문이 있었는지 검색해보세요.잠깐! 인프런 서비스 운영 관련 문의는 1:1 문의하기를 이용해주세요.==================