묻고 답해요
158만명의 커뮤니티!! 함께 토론해봐요.
인프런 TOP Writers
-
미해결웹퍼블리셔가 알려주는 실무 웹사이트 따라만들기 Season1
메인페이지 컨텐츠영역 class.slide
메인페이지 컨텐츠 영역 제작하기(매거진영역) 부분에서 visual의 이전/다음/컨트롤 영역을 재사용하기 위해 class 추가하여 slide를 이용한다고 하셨는데요.<div class="con"> <div class="slide"> <div class="txt"> 가구소재에서<br> 인테리어 자재까지 <p>한솔홈데코 편리하고 행복한 공간을 만들어 갑니다.</p> </div> </div> </div>이미 class에 slide를 사용하고 있는데 또 visual에 slide를 사용하고 css를 수정하는 것을 보고 질문드립니다.
-
해결됨PowerApps, 우리회사에 필요한 모바일 앱 만들기
엑셀 예제 제공해주세요. 어디서 하라는겁니까....
강의 자료가 도대체 어디있나요? 예제 엑셀을 똑같이 업로드해서 따라하려는데 파일이 없는데요?
-
미해결자바 ORM 표준 JPA 프로그래밍 - 기본편
@JoinTable @JoinColum 옵션을 통한 외래키 선언 순서
M:N 관계를1:M과 M:1 관계로 풀어내는 @JoinTable 애노테이션의 옵션중joinColumns와 inverseJoinColumns를 지정하는 구분 기준은 따로 없고두개의 선언을 서로 다르게 선언해도 상관없나요??@JoinTable(name = "CATEGORY_ITEM" , joinColumns = @JoinColumn(name = "CATEGORY_ID") , inverseJoinColumns = @JoinColumn(name = "ITEM_ID") )@JoinTable(name = "CATEGORY_ITEM" , joinColumns = @JoinColumn(name = "ITEM_ID") , inverseJoinColumns = @JoinColumn(name = "CATEGORY_ID") 위와 같이 순서를 다르게 지정하면 JoinTable의 컬럼의 순서만 변경 되는것인가요?두 컬럼의 순서는 인덱스에만 영향을 줄 뿐 데이터 조회결과에는 영향을 미치지 않을거라 예상되는데 맞나요?따라서 다이어그램의 순서상으로 따진다면 CATEGORY_ITEM을 기준으로 ITEM테이블이 먼저 나오고 반대방향이 CATEGORY으로 이해하려고 하였으나 그 반대인거 같습니다.선생님께서 선언하신 순서는 어떤 기준대로 순서를 이해 해야 할까요?
-
미해결[2025년 출제기준] 웹디자인기능사 실기시험 완벽 가이드
서브메뉴를 눌렀을 때 배경이 같이 생겨서 나와요...
A-3을 연습하고 있는데... 서브메뉴에 마우스를 오버하면 저렇게 뒷 배경도 일부분 같이나와서 이미지를 가려버리는 현상이 생깁니다. 도대체 왜 이러는걸까요ㅠㅠ...?html, css 첨부 드립니다... <div class="header"> <div class="logo"> <a href="#none"><img src="image/logo.png"></a> </div> <div class="navi"> <ul class="menu"> <li> <a href="#none">회사소개</a> <div class="sub-menu"> <a href="#none">인사말</a> <a href="#none">조직구성도</a> <a href="#none">오시는길</a> </div> </li> <li> <a href="#none">사업영역</a> <div class="sub-menu"> <a href="#none">전원주택</a> <a href="#none">도시재생</a> <a href="#none">인테리어</a> </div> </li> <li> <a href="#none">입주정보</a> <div class="sub-menu"> <a href="#none">입주단지</a> <a href="#none">입주캘린더</a> </div> </li> <li> <a href="#none">고객센터</a> <div class="sub-menu"> <a href="#none">공지사항</a> <a href="#none">건축상담</a> <a href="#none">홍보자료실</a> </div> </li> </ul> </div> </div> /* 네비게이션 */ .header .navi { float: right; margin-top: 50px; margin-right: 25px;} .menu li {float: left;} .menu li > a { padding: 7px; border: 1px solid #000; width: 180px; display: inline-block; text-align: center; box-sizing: border-box; transition: 0.5s;} .menu li > a:hover {background-color: #000; color: #fff;} .sub-menu {border: 1px solid #000; } .sub-menu a {display: block; padding: 5px; text-align: center; transition: 0.5s;} .sub-menu a:hover {background-color: #000; color: #fff;}
-
미해결스프링 핵심 원리 - 기본편
Assertions.assertThat() 오류
안녕하세요!Assertions.assertThat() 에서 오류가 나는데, 해결이 안되어 질문드립니다!< 오류 화면 > < 시도한 것 > import org.assertj.core.api.Assertions.*;import static org.assertj.core.api.Assertions.*;둘 다 해도 계속 오류가 뜨네요 ㅠㅠ 이렇게 뜨길래 라이브러리에 추가하고Reload 까지 해봤는데 여전히 import가 안됩니다 !! < 그 외 코드 첨부 > 뭐가 문제일까요 ??? ㅠㅠㅠㅠㅠ 어디를 수정해야될지 모르겠습니다..!!
-
미해결자바 기초부터 마스터하기 with 은종쌤 (Do it 자바 프로그래밍 입문) - Part 2(마스터편)
여러 가지 보조 스트림 클래스들
여러가지 보조 스트림 클래스들 강의에서 BufferedInputStream과 BufferedOutputStream 예제에 왜 while( ( i = bis.read()) != -1){ bos.write(i); }-1로 두는지 잘 이해가 되지 않습니다
-
미해결
텝안에 slick slider
텝 메뉴 안에 slick slider 넣고 했는데 테스트 할땐 잘 됐는데 닷홈에 올리고 해보니까 첫번째 텝 메뉴는 슬라이드가 가로로 잘되는데 두번째 세번째 슬라이드는 가로가 아니고 세로로 돼요 ㅜㅜ 이것도 넣어봣는데 그대로네요,,$(".slider").slick("refresh");
-
미해결스프링 시큐리티 OAuth2
Authorization required for Client Registration Id
안녕하세요. 강의를 보다가 한 가지 궁금한게 있는데요!springsecurityconfig 클래스에서 어노테이션을 @Configuration@EnableWebSecurity 2개를 붙이게 되면 Authorization required for Client Registration Id: keycloak 에러가 발생하고 있는데, 이때는 yml파일에 설정해놓은 부분들을 다시 다 bean으로 등록을 해야하는걸까요..?
-
미해결[C#과 유니티로 만드는 MMORPG 게임 개발 시리즈] Part3: 유니티 엔진
카메라 플레이어 받는법에 대해 질문 있습니다
포톤을 이용하여 쿼터뷰 게임을 만들고 있는데 프리팹에서 생성되는 플레이어를 어떤식으로 카메라에 받아야할지 감이 잡히지 않아 질문드립니다. 런타임시 찾아와야하는지 아니면 따로 매니저를 만들어 받아야하는지 모르겠어어 질문드립니다.
-
미해결
시큐리티 고수분들 답변 부탁드립니다ㅠ
jwt에서 authentication 객체의 유효기간은 얼마인가요?jwt와 설정한 시간이 1시간이라면 authentication 객체도 한시간인가요?어떤 블로그에서는 jwt환경에선 stateless기 때문에 authentication이 contextholder에 저장되지 않는다고 하고.. 헷갈립니다ㅠㅠ
-
미해결
11
11
-
미해결스프링 입문 - 코드로 배우는 스프링 부트, 웹 MVC, DB 접근 기술
빌드 이후에 libs가 생기지 않아요..
학습하는 분들께 도움이 되고, 더 좋은 답변을 드릴 수 있도록 질문전에 다음을 꼭 확인해주세요.1. 강의 내용과 관련된 질문을 남겨주세요.2. 인프런의 질문 게시판과 자주 하는 질문(링크)을 먼저 확인해주세요.(자주 하는 질문 링크: https://bit.ly/3fX6ygx)3. 질문 잘하기 메뉴얼(링크)을 먼저 읽어주세요.(질문 잘하기 메뉴얼 링크: https://bit.ly/2UfeqCG)질문 시에는 위 내용은 삭제하고 다음 내용을 남겨주세요.=========================================[질문 템플릿]1. 강의 내용과 관련된 질문인가요? (예/아니오)2. 인프런의 질문 게시판과 자주 하는 질문에 없는 내용인가요? (예/아니오)3. 질문 잘하기 메뉴얼을 읽어보셨나요? (예/아니오)[질문 내용]여기에 질문 내용을 남겨주세요. build successful이 뜨고 나서 libs가 없습니다..
-
미해결쉽게 시작하는 쿠버네티스(v1.30) - {{ x86-64, arm64 }}
vagrant up ssh 오류
안녕하세요vagrant up 명령 중 여러 에러에 부딪히고 있는데요현재, 아래 에러를 보고 있습니다.환경mac : Venture 13.4 vagrant : 2.2.14virtualbox : 6.1.30
-
해결됨스프링 MVC 1편 - 백엔드 웹 개발 핵심 기술
Model은 무엇을 가리키는 건가요?
Controller는 서블릿View는 템플릿 엔진Model은 Member 같은 객체를 의미한다고 생각했는데HttpServletRequest의 Attribute가 모델이라고 하셔서 질문 드립니다. Model은 무엇을 가리키는 것이고Member가 Model이 아니라면 무엇인가요?
-
미해결비전공 기획자 및 관리자를 위한 IT 필수 지식
안녕하세요. 수강신청하며 강의자료 부탁드립니다
안녕하세요!이런 강의가 있다니 정말 다행입니다 ㅎㅎ강의 자료도 부탁드리겠습니다 inhye0116@naver.com여기로 보내주세요 ㅎㅎ비전공자이지만 이 강의 듣고 공부해서 부족함 없는 기획자, 관리자가 되겠습니다 ㅎㅎ
-
미해결스프링 DB 2편 - 데이터 접근 활용 기술
로그에 대해 실무에서 저장방법
[질문 내용]실무에서는 로그를 파일로 저장하나요? 아니면 데이터베이스에 저장하나요? 궁금하네요
-
해결됨프론트엔드 개발환경의 이해와 실습 (webpack, babel, eslint..)
웹팩 버전
안녕하세요.현재 웹팩의 가장 최신버전이 5버전으로 알고 있는데,해당 강의에서는 4버전으로 진행하더라고요.제가 잘 몰라서 그런데.. 4버전으로 공부해도 상관은 없겠죠?
-
해결됨프론트엔드 개발환경의 이해와 실습 (webpack, babel, eslint..)
웹팩-cli 버전을 명시하지 않으면 왜 에러가 날까요?
안녕하세요? 웹팩 cli를 처음 깔아보는 수강생입니다..npm install -D webpack@4 webpack-cli위의 코드처럼 그냥 webpack-cli를 깔면, 에러가 발생하는데요...그래서수업시간에 webpack-cli를 버전3을 사용한다는 글을 보고, 다음과 같이 명령어를 바꿔서 쳐보았더니npm install -D webpack@4 webpack-cli@3정상적으로 설치가 되었습니다. 왜 버전을 명시해주지 않으면 에러가 발생하나요?
-
해결됨설계독학맛비's 실전 Verilog HDL Season 1 (Clock부터 Internal Memory까지)
Verilog Module argument에 대해 질문이 있습니다.
안녕하세요.Vivado Xilinx에서 찾을 수 있는 'xilinx_true_dual_port_no_change_2_clock_ram'의 Verilog 코드를 분석하다가 막힌 부분이 있어서 질문을 드립니다.이해가 되지 않는 부분은 모듈의 인자값 addra, addrb의 정의부분입니다.해당코드는 메모리를 정의해주는 코드이기에 메모리의 Depth길이에 따라서 input으로 받는 Address의 길이를 모듈내에 정의된 함수 'clogb2'로 설정합니다.궁금한것은 모듈내부에 정의된 함수로 모듈 인자값을 설정할 수 있는 것이 궁금합니다.무엇보다 본 코드는 Xilinx에서 제공한 것인데, RTL코드를 Block Design 모듈로 불러올때 함수를 사용하는 부분에서 Error가 나옵니다.(단, clogb2(RAM_PEPTH-1)를 다른 숫자로 치환하면 Error는 없음) module xilinx_true_dual_port_no_change_2_clock_ram #( parameter RAM_WIDTH = 18, // Specify RAM data width parameter RAM_DEPTH = 2048, // Specify RAM depth (number of entries) parameter RAM_PERFORMANCE = "HIGH_PERFORMANCE", // Select "HIGH_PERFORMANCE" or "LOW_LATENCY" parameter INIT_FILE = "" // Specify name/location of RAM initialization file if using one (leave blank if not) ) ( input [clogb2(RAM_DEPTH-1)-1:0] addra, // Port A address bus, width determined from RAM_DEPTH input [clogb2(RAM_DEPTH-1)-1:0] addrb, // Port B address bus, width determined from RAM_DEPTH input [RAM_WIDTH-1:0] dina, // Port A RAM input data input [RAM_WIDTH-1:0] dinb, // Port B RAM input data input clka, // Port A clock input clkb, // Port B clock input wea, // Port A write enable input web, // Port B write enable input ena, // Port A RAM Enable, for additional power savings, disable port when not in use input enb, // Port B RAM Enable, for additional power savings, disable port when not in use input rsta, // Port A output reset (does not affect memory contents) input rstb, // Port B output reset (does not affect memory contents) input regcea, // Port A output register enable input regceb, // Port B output register enable output [RAM_WIDTH-1:0] douta, // Port A RAM output data output [RAM_WIDTH-1:0] doutb // Port B RAM output data ); reg [RAM_WIDTH-1:0] BRAM [RAM_DEPTH-1:0]; reg [RAM_WIDTH-1:0] ram_data_a = {RAM_WIDTH{1'b0}}; reg [RAM_WIDTH-1:0] ram_data_b = {RAM_WIDTH{1'b0}}; // The following code either initializes the memory values to a specified file or to all zeros to match hardware generate if (INIT_FILE != "") begin: use_init_file initial $readmemh(INIT_FILE, BRAM, 0, RAM_DEPTH-1); end else begin: init_bram_to_zero integer ram_index; initial for (ram_index = 0; ram_index < RAM_DEPTH; ram_index = ram_index + 1) BRAM[ram_index] = {RAM_WIDTH{1'b0}}; end endgenerate always @(posedge clka) if (ena) if (wea) BRAM[addra] <= dina; else ram_data_a <= BRAM[addra]; always @(posedge clkb) if (enb) if (web) BRAM[addrb] <= dinb; else ram_data_b <= BRAM[addrb]; // The following code generates HIGH_PERFORMANCE (use output register) or LOW_LATENCY (no output register) generate if (RAM_PERFORMANCE == "LOW_LATENCY") begin: no_output_register // The following is a 1 clock cycle read latency at the cost of a longer clock-to-out timing assign douta = ram_data_a; assign doutb = ram_data_b; end else begin: output_register // The following is a 2 clock cycle read latency with improve clock-to-out timing reg [RAM_WIDTH-1:0] douta_reg = {RAM_WIDTH{1'b0}}; reg [RAM_WIDTH-1:0] doutb_reg = {RAM_WIDTH{1'b0}}; always @(posedge clka) if (rsta) douta_reg <= {RAM_WIDTH{1'b0}}; else if (regcea) douta_reg <= ram_data_a; always @(posedge clkb) if (rstb) doutb_reg <= {RAM_WIDTH{1'b0}}; else if (regceb) doutb_reg <= ram_data_b; assign douta = douta_reg; assign doutb = doutb_reg; end endgenerate // The following function calculates the address width based on specified RAM depth function integer clogb2; input integer depth; for (clogb2=0; depth>0; clogb2=clogb2+1) depth = depth >> 1; endfunction endmodule
-
해결됨[퇴근후딴짓] 빅데이터 분석기사 실기 (작업형1,2,3)
작업형2
안녕하세요 강사님.작업형2 확률 데이터를 구하는 문제에서문제 예시와 직접 출력한 데이터의 소수점 자릿수 차이가 많이 나는데 이대로 제출해도 상관이 없을까요?그리고 소수점 자릿수가 많이 출력 되는 이유는 무엇인가요?