📌 질문 제목 예시KiCad 9.0에서 Footprint 등록/인식 문제 (footprint not found) 해결 방법 문의📌 질문 내용 (정리본)안녕하세요, 현재 KiCad 9.0로 전원 회로 PCB 설계를 진행 중인데, Footprint 등록/인식 문제가 해결되지 않아 도움을 요청드립니다.📍 상황BOM에 따라 부품 Footprint를 추가하려고 함 (SS34, SMBJ5.0A, AMS1117 등)외부 .kicad_mod 파일들을 D:/PCB_LIB/1 경로에 저장해둠시도한 방법:.pretty 폴더 생성 → .kicad_mod 파일 복사 후 Global Library 등록Project Library로 추가Footprint 필드에 직접 Nickname:FootprintName 입력절대경로(D:/PCB_LIB/1/SS34.kicad_mod) 입력결과: 여전히 footprint not found 메시지가 뜨거나 Footprint Browser에 보이지 않음📍 확인한 점Preferences → Configure Paths 에서 기본 KICAD9_FOOTPRINT_DIR는 정상KiCad 설치 폴더 내 기본 라이브러리(예: Capacitor_SMD.pretty)는 정상 동작외부 폴더(D:/PCB_LIB/1)만 인식이 안 됨📍 질문.kicad_mod 파일이 들어 있는 폴더를 등록했는데도 인식이 안 되는 원인이 무엇일까요?KiCad 9.0에서 외부 Footprint를 쓸 때 가장 안정적인 등록 방식은 무엇인가요?혹시 제가 Project Library vs Global Library를 혼동한 걸까요?단순히 포트폴리오용 PCB라면, KiCad 기본 Footprint(Diode_SMD:D_SMA, Package_TO_SOT_SMD:SOT-223-3_TabPin2 등)를 사용하는 게 더 안전한지도 궁금합니다.📌 마무리현재는 Footprint 매칭이 안 돼서 PCB로 넘기질 못하고 있습니다.혹시 제가 놓친 부분이나 KiCad 9.0 버전에서 Footprint 등록 시 주의할 점이 있다면 알려주시면 감사하겠습니다 🙏

안녕하세요. 삼코치님 질문사항이 있습니다. 직무면접 or 자소서를 작성할때, 이 강의를 통해서는 Schematic을 작성하고, Layout까지 진행을 하였는데요. 실물을 제작하고 동작여부를 확인하고 추가적은, EMI/EMC TEST 그리고 신뢰성 테스트를 진행하지는 않았습니다. 그래서, 신입으로서 어떤 것을 개선했다.? 고 어필하기에는 조금 면접에서 어려움이 있지 않을까 해서 질문드립니다. 어떠한 방향으로 작성하고 얘기를 해야할지 궁금합니다.

안녕하세요. 삼코치님질문사항이 있습니다. Power Plane에 경우, 갈색 막대로 구분을 지어 놓으셨는데, 실제 Plane상에도 구분을 시켜두는 것이 맞겠지요...? via의 경우 관통홀인데, 제가 연결을 원하는 부분을 따로 Layer 지정을 해줘야 할까요?  

안녕하세요. 삼코치님 질문사항이 있습니다. RJ45 pin에 연결하는 다이오드인데요, 캐소드 부분에 GND의 Value가 들어가 있어야하는데 다른 신호라인으로 연결되어있는 경우 Schematic 라우팅을 잘못 한걸까요?  

안녕하세요. 삼코치님 질문사항이 있습니다. 샤시? 그라운드라는게 결국 제품의 껍질인데, 이런 샤시 그라운드를 plane 그라운드랑 연결이 되어서 plane 그라운드에서 샤시 그라운드 쪽으로 노이즈 성분을 아예 밖으로 빼준다고 생각하면 될까요?

안녕하세요!! 코치님!PCB HW와 살짝 다른 질문일 거 같은데요...!여러 회사의 JD를 보면아래와 같은 말들이 많이 나오는데- 회로설계 및 통신/제어용 FPGA Firmware 개발- VHDL 개발- FPGA 기반 신호처리 기능 구현- FPGA 고속 인터페이스 회로 설계 및 검증- FPGA SoC 활용 모듈 개발- 디지털 신호처리 기반 HW구현- FPGA 및 ARM Core 기반 펌웨어 설계 및 제어로직 구현혹시 FPGA를 개발한다와 디지털회로를 설계한다는 어떤 차이인가요..?예를 들어 Verilog로 코드를 작성하는 건 RTL 설계이고,다 작성한 시점 이후에 보드의 PL에 올려서 인터페이스며 등등을 설계하여 FPGA 칩을 완성시키는 게 FPGA인가요..?개념이 헷갈려서 질문드립니다!! 물어볼 곳이 없네요...감사합니다!!

안녕하세요. 삼코치님 질문사항이 있습니다. 4Layer의 경우 plane이 inner에 배치되어있고, signal line이 각 외층에 존재하고있는데, plane사이에 시그널을 배치하는 스트립라인 구조가 아닌 마이크로 스트립 구조를 사용하는 이유가 무엇인가요? 이전 수업에서 말씀해 주신것처럼 스트립라인 구조로 plane사이에 하나라도 시그널 라인을 놓게되면 노이즈로부터 안정적인 구조일텐데 이유가 있을까요?

안녕하세요. 삼코치님 질문사항이 있습니다. 강의 중, "파워와 그라운드 면은 밀접하게 결합시킨다. "라고 설명을 해주셨는데, 이는 고주파 노이즈 억제 효과가 좋아진다. 라는 효과까지 설명해주 셨습니다. 고속 신호선의 경우, 아래와 같은 구조로 형성 되어 있을텐데 회로 입장에서 보면 어떤식으로 디커플링 캡으로 역할을 하나요?고속 신호선에 디커플링 캡이 그라운드 쪽으로 연결 되었다고 보면 될까요? ____________________________Power plane____________________________ Dielectric_________고속 신호선_____________________________________ Dielectric____________________________GND plane 추가로,,, 이런 내장 캡은 기존에 설계한 디커플링이나 커플링 캡의 기생 성분으로 역할을 하지는 않을까요?

안녕하세요. 삼코치님 질문이 있습니다. 단순한 질문인데, 극성 캡과 양극성 캡의 용도차이는 뭔지 여쭤볼 수 있을까요?

via의 net을 수동으로 조절해서 GND를 선택하라고 하셨는데 GND via가 존재하지 않습니다. PCB Layout을 자동으로 업데이트한 결과 삼코치님의 레이아웃과 저의 레이아웃 결과가 다릅니다.이 그림은 저의 레이아웃인데 저의 것에는 A 쪽에 3.3V가 연결이 되어 있는 것처럼 보이지만, 삼코치님의 레이아웃에는 GND가 연결이 되어 있어 GND via와 연결되도록 되어 있습니다. 어떤 것에서 잘못되어서 이런 오류가 발생했는지 알고 싶습니다. 항상 양질의 강의 제공해주시고 회로설계 지식에 도움을 주셔서 진심으로 감사드립니다.

안녕하세요. 삼코치님 질문 사항이 있습니다. Schematic에 붙어있는 Charge pump에 대한 데이터 시트에서는 구체적인 회로도 제공은 하지 않는 것 같은데, Positive와 negative라인은 각각 전압과, CLK을 제공해 주는 LINE으로 봐도 될까요?

VP의 전원을 물리적으로 접지를 시켜서 안정적인 동작을 해주신다고 다른분 질문사항을 통해 확인을했습니다.근데, 그러면 4X1 스피커 커넥터의 경우에는 이런식으로 스피커 출력을 이런식으로 할수있다라는 것을 보여주는 것이며, 실직적인 실물에서는 커넥터에 스피커를 연결한다고 한들 기능을 하지 않는 것인가요?

안녕하세요! 다름이 아니라 자소서에 해당 프로젝트 내용을 작성할 때, "노이즈가 문제가 발생해서,~~ 방법을 거쳐 해결했다"라는 예시가 있었는데, kicad로 schematic을 할 때 또는 artwork 할 때는 노이즈가 실제로 발생하는 걸 예상할 수 있지만, 발생했다는 걸 알 수는 없지 않나...? 라는 생각이 들었습니다. 그렇다면 자소서에는 저렇게 적어도 나중에 면접을 가게 되면 어떻게 대비해야 하는지 모르겠어서 질문드려봐요..!!

안녕하세요. 덕분에 좋은 강의 잘 듣고 있습니다.펌웨어 실습 예제 수업을 보면서 업로드된 파일이 내용이 서로 달라 이유가 있는 궁금합니다.전동킥보드 펌웨어 코드 분석 강의도 올려주신 파일 내용과 서로 달라 이유가 무엇인지, 어떤 내용을 기준으로 기준을 잡아야 할지 혼란이 있어 문의 드립니다.강의 촬영을 하고 파일을 수정하신 것 같기도 하고요.끝까지 잘 따라가고 있습니다^^ 감사합니다~

안녕하세요. 삼코치님 질문사항이 있습니다. Analog 인풋 시그널을 넣어주실때 아날로그 시그널에서 발생하는 노이즈 제거 목적으로 디커플링 캡을 추가한 것으로 이해를 했는데요.추가로, 아날로그 채널간 사이에 아래와 같이 커플링 캡을 추가하셨는데,,, 어떤 이론?으로 어떻게 제거가 되는지 설명 가능할까욥.... 고민을 조금 해봤는데,,,, 이런 느낌일까요?직관적으로 이해를 하고 싶은데,,, EMI에 의해 다른 채널 신호가 흔들려서 노이즈가 발생하는데,,, 저주파에 해당하는 아날로그 신호는 직렬로 빼주고 고주파에 해당하는 노이즈는서로 만나서 상쇄되는 느낌인가요?아니면,,,각각의 디캡을 달아줬으니,,, 디캡위치로 노이즈가 제거 되는게 맞는건가요?

안녕하세요. 삼코치님 질문사항이 있습니다. 왜 차동신호의 캡이 공통모드의 캡보다 10배 이상 크게하면 미스매칭으로 인한 차동신호로 변환되는 현상이 줄어드나요...?

안녕하세요. 삼코치님 질문이 있습니다. UART 통신에 대한 질문입니다.UART 통신의 경우, 직렬 방식으로 데이터를 교환하는 방식으로 알고 있습니다. USB도 핀 숫자를 보면 직렬방식의 통신 방식인것을 알 수 있었는데요. CH340C라는 컨버팅 소자를 사용하는 이유가 데이터 계층이 달라서 사용하는게 맞을까요? USB의 경우 PHY 계층의 0V ,3V와 같은 시그널로 존재MCU에서 통신하는 RX,TX line의 경우 디지털 0과 1인 MAC 계층으로 존재위 두가지 데이터의 계층이 다르기 때문에 사용하는 것이 맞나요??? 추가 질문입니다. 만약 병렬 시그널로 입력이 되어서 직렬 시그널로 변환되는 경우도 UART 통신으로 생각할 수 있을까요?

I_load에 1.2~2배 정도의 마진을 두고 대응한다고 말씀해 주셨는데, 이는 회로입장이 아닌, 파워서플라이 입장이라고 보면 될까요? 서지나 피그에 대응할 수 있는 전원 공급장치가 필요한거니까요...?

안녕하세요 삼코치 님, 강의 관련해서 질문이 생겨서 질문 남깁니다. 강의 중에 LDO는 ESR이 높은 CAP을 사용해야 안정적이라고 말씀해주셨는데, 이유가 무엇인지 여쭤볼 수 있을까요?

안녕하세요. 삼코치님 질문 사항이 있습니다. Chopping 현상에 대해 찾아보니... 동작이 갑자기 중단되는 현상이라고 나와있는데,,, MOSFET의 Floating 되어있는 현상과 엮어서 생각해보면 될까요?