묻고 답해요
169만명의 커뮤니티!! 함께 토론해봐요.
인프런 TOP Writers
-
미해결클로드 코드 완벽 마스터: AI 개발 워크플로우 기초부터 실전까지
루프 개념
안녕하세요 강사님현재 루프라는 개념을 알게 되어서 공부 중입니다클로드로 시작을 어떻게 해야할지 약간의 막막 함이 생겨영상으로 추가 해주실 수 있으신지 문의 드립니다Turn-basedGoal-based Time-basedProactive 혹 기존 영상에 추가 되어 있다면 제가 놓쳤을 확률이 있으니 말씀 부탁드립니다
-
해결됨[단테랩스] Hermes × Codex 로 세우는 나만의 AI 가상 오피스 (8주 마스터 과정)
Hostinger VPS 설정 관련 문의 드립니다.
(사진 좌측) Hostinger VPS에서 hermes container 설치후 정상동작 사진입니다.hermes 관련 command가 3개(hermes, hermes-acp, hermes-agent) 보입니다. (사진 우측) wave에서 ssh 연결후에 hermes 명령어를 치면 hermes setup 메시지가 뜨는데 어떤 작업이 안되어서 발생하는 걸까요?hermes 관련 command가 1개(hermes) 뿐입니다. ssh로 root 계정으로 로그인을 했는데 왜 다르게 동작하는 문의드립니다.
-
미해결클로드 코드 완벽 마스터: AI 개발 워크플로우 기초부터 실전까지
/todos 옵션
클로드 /todos 옵션이 없다고 하는데요 삭제된건가요? 아니면 다른 명령어로 바뀌었을까요?
-
미해결[코드팩토리] [초급] Flutter 3.0 앱 개발 - 10개의 프로젝트로 오늘 초보 탈출!
[강의 문의] '앱 출시하기' 강의 추가 일정 관련하여 문의드립니다.
선생님, 안녕하세요.앱 출시를 준비하며 제공해 주신 Flutter 강의로 많은 도움을 받고 있습니다.강의 내용 중 기타 사항 ✔️ 영역에 안내된 "안드로이드 앱 출시하기 / iOS 앱 출시하기" 커리큘럼과 관련하여 문의드릴 점이 있어 메시지 남깁니다.해당 강의가 초보 과정에 추가될 예정이라고 확인했는데, 혹시 언제쯤 만나볼 수 있을지 대략적인 일정을 알 수 있을까 하여 조심스럽게 여쭤봅니다.바쁘시겠지만 확인해 주시면 감사하겠습니다.감사한 마음으로 배우고 있습니다.
-
미해결AI 시대의 혁신적인 게임 개발 입문 with Unity6
접근지정자
지금 수박게임 제작을 듣고 있는데 여기까지 모든 접근지정자를 public으로 하셨던데 그 이유가 혹시 있으실까요..?
-
미해결클로드 코드 완벽 마스터: AI 개발 워크플로우 기초부터 실전까지
후속 강의 문의
강의를 수강하다보니 점점 더 클로드 코드에 빠져서 더 깊게 공부하고 싶어서 문의 드려요다음에 실무 기반 클로드 코드 강의를 하신다고 들었는데 어떤 강의인지, 언제쯤 출시하는지 간략하게라도 알 수 있을까요?혹시 요즘 유행하는 옵시디언 x 클로드 코드 / 헤르메스 에이전트 활용법(클로드 코드나 코덱스와 연계) 같은 강의도 출시하시나요?
-
해결됨[단테랩스] Hermes × Codex 로 세우는 나만의 AI 가상 오피스 (8주 마스터 과정)
코덱스 말고 클코나 다른 형태를 사용할 수 있나요?
코덱스 말고 클코나 다른 형태를 사용할 수 있나요?
-
해결됨BigQuery(SQL) 활용편(퍼널 분석, 리텐션 분석)
3-10 강의 14분경 코호트 해석 질문드립니다.
안녕하세요.강사님께서는 10-3에 상승, 11-28에 준수, 12-19에 감소라고 하셨는데,대각선으로 해석해보면 10-10 상승(초록색 전환), [12-5, 12-12] 준수(0.1 구간을 지나 꾸준한 초록색), 12-26 감소(빨간색 전환) 로 보는게 맞지않나요? 제가 잘 이해를 못한건지 헷갈려서 문의드립니다!
-
해결됨(2026 최신!) 일주일만에 합격하는 정보처리기사 실기
26년 1회 기출문제 11번 질문드립니다
26년 1회 기출문제 해설 중에 11번 네트워크 주소 계산은 일부러 안하신건가요?
-
미해결포트폴리오 어나더레벨 | 합격하는 이력서 작성법
경력기술서는 어떤 방향이 좋을까요?
현재 경력 기술서는 큰돌님이 말씀하신 것과 비슷하게 하나의 이슈에 대한 문제, 분석, 해결 과정, 결론 및 소감 형태로 나열되어 있습니다. 여기서 문제점이, 이슈가 많을수록, 내용이 많을수록 비대해지더라구요..한, 두 줄 내로 줄여도 이슈가 많으니 페이지는 자꾸 늘어나고 있습니다. 경력기술서 내용을 포트폴리오에 넣어 분산시켜야 할지, 굵직한 이슈만 적어야할지, 방향에 대해 고민이 됩니다. 경력기술서의 존재 이유?(면접관이 왜 보는지, 어떤 부분을 중심으로 보는지 등) 같은게 궁금합니다.
-
해결됨바닥부터 만드는 언리얼 에이전트 (Liu)
섹터2 5강 Authconfig 문의
섹터2 5강 Authconfig 강의를 듣고 있습니다.강의에는 사용자 폴더에 .claude 폴더가 있지만 제 컴퓨터에는 .claude 폴더가 없습니다.이럴 경우 사용자 폴더에 새로운 폴더를 만들어서 진행해야 되는지 궁금합니다.언리얼엔진은 조금 만져봤지만 프로그래밍은 처음이라 어렵네요....
-
해결됨PMSM 벡터제어 완전정복 - 이론, Matlab, STM32 실습까지!
RPM 문의
PI 제어기가 없는 상태에서아래 조건으로 값을 입력해주면 모터가 실제로 1000RPM에 도달하는 건가요? 아니면 전류가 50이니까 50에 해당하는 RPM까지만 증가를 한건가요..? 1.모터 입력에 RPM = 1000 입력2. iqrRef = 50 입력
-
미해결우리를 위한 프로그래밍 : 파이썬 중급 (Inflearn Original)
__le__, __ge__ 관련 질문
학습하다가 궁금증이 생겨 질문 남겨드립니다.그런데 __le__ 하고 __ge__ 를 실무에서 사용할 때, 헷갈릴것같아서 __le__만 사용하는 경우도 있나요?# __le__ : 작거나 같다 # __ge__ : 크거나 같다 def __le__(self, x): print('Called >> __le__') if self._price <= x._price: return True else: return False def __ge__(self, x): print('Called >> __ge__') if self._price >= x._price: return True else: return False 이거를 그냥 def __le__(self, x): print('Called >> __le__') if self._price >= x._price: return True else: return False 이런식으로 중간에 부등호만 바꿔도 정상 작동은 하긴하던데,, 혹시 하나로 통일해서 사용한다면 문제점이 발생할 수 있나요?
-
미해결클로드 코드 완벽 마스터: AI 개발 워크플로우 기초부터 실전까지
이 강의 별점이 실제 사용자 의견이 맞아요?
강의 자체가 AI 같은 느낌입니다.5. 현재 세션 동안 파일 쓰기 작업을 자동 승인하는 옵션 번호는 무엇인가요?A옵션 '1'옵션 '2'C옵션 '3'D옵션 '4'특히 이런 퀴즈는 너무하지 않나요? 이게 무슨 의미를 갖습니까? 설명도, 퀴즈도, 과제도 너무 성의가 없는 느낌입니다.
-
해결됨[Unity6] Claude Code CLI로 게임 개발부터 출시까지
in-app purchasing 버튼의 install 버튼이 비활성화되어있을때 어떻게 해결해야하나요 ?
in-app purchasing 버튼의 install 버튼이 비활성화되어있을때 어떻게 해결해야하나요 ?
-
해결됨PMSM 벡터제어 완전정복 - 이론, Matlab, STM32 실습까지!
전압벡터이동 관측 문의
'T0 T1 T2 시간에 따라 제어'하는 방식과'min max 오프셋 방식'의PWM 듀티 변화는 거의 동일하다고 보면 되는걸까요?
-
미해결RAG를 활용한 LLM Application 개발 (feat. LangChain)
책과 차이점
안녕하세요, 관련된강의와 선생님께서 쓰신책도 구매하여 보고있습니다.보다보니, 강의 내용과 책의 코드가 다른것같아서요(예를들어 chroma 파트에서의 코드부분)어떤식으로 학습하면 좋을지 문의드립니다
-
해결됨(2026 최신!) 일주일만에 합격하는 정보처리기사 실기
업캐스팅 문제예시5 & 업캐스팅 문제 예시 6
업캐스팅 문제 예시 5번문제와 6번 문제 질의입니다.5번 문제에서 최초 A b = new B(1) 에서 부모 기본생성자를 방문하므로 "생성자 of A" 출력그다음으로 자식 기본생성자를 방문하므로 "생성자 BB1" 출력 3. 그러나 6번 문제에서는 최초 A b = new B(1) 로 5번 문제와 동일한 형태의 생성자가 존재하지만 부모의 기본 생성자인 A()가 호출되지 않아서 "생성자 of A"가 출력되지 않았습니다.-> 혹시 어떤 부분이 다르기에 부모의 기본생성자가 호출되지 않은건가요? 감사합니다.
-
미해결설계독학맛비's 실전 Verilog HDL Season 1 (Clock부터 Internal Memory까지)
Ubuntu 20.04.5 설치관련 문의드립니다
안녕하세요 설치단계에서 막히게 되어 도움이 필요합니다 ㅜㅜUbuntu 20.04.5버전이 찾아보니 2025년 5월에 지원종료되었다고 해서 구글에 아무리 뒤져봐도 beta버전이나 arm이나 risc-V버전들만 있고 amd64버전은 찾을수가 없습니다. 이보다 상위버전을 받으면 Vivado 2022.2를 지원하지 않는다는데 각각 무슨 버전을 다운받아야하나요? microsoft store에도 WSL검색하면 최신버전 Ubuntu 하나만 나옵니다
-
미해결설계독학's Verilog 마스터 Season 2 (실전 코테 끝판왕: 고난도 문제로 완성하는 이직 프리패스)
LV2-2 Patter Detector code review 부탁드립니다.
`timescale 1ns / 1ps module pattern_detector_no_fsm ( input logic clk, input logic rstn, input logic i_in, output logic o_flag ); //TODO logic [2:0] recent_data; logic before_flag; // store recent 4-bit always_ff @(posedge clk or negedge rstn) begin if(!rstn) begin recent_data <= 3'b0; end else begin recent_data[0] <= i_in; for(int i = 1; i < 3; i++) begin recent_data[i] <= recent_data[i-1]; end end end always_ff @(posedge clk or negedge rstn) begin if(!rstn) begin before_flag <= 1'b0; end else if(recent_data == 3'b101) begin before_flag <= 1'b1; end else begin before_flag <= 1'b0; end end always_comb o_flag = before_flag & i_in ? 1'b1 : 1'b0; endmodule module pattern_detector_fsm ( input logic clk, input logic rstn, input logic i_in, output logic o_flag ); //TODO `define INIT 1'b0 `define TARGET 1'b1 logic [2:0] recent_data; logic state; logic next_state; // store recent 4-bit always_ff @(posedge clk or negedge rstn) begin if(!rstn) begin recent_data <= 3'b0; end else begin recent_data[0] <= i_in; for(int i = 1; i < 3; i++) begin recent_data[i] <= recent_data[i-1]; end end end // FSM // 1. comb part always_comb begin case(state) `INIT : if(recent_data == 3'b101) begin next_state = `TARGET; end else begin next_state = `INIT; end `TARGET : if(recent_data == 3'b101) begin next_state = `TARGET; end else begin next_state = `INIT; end default : next_state = `INIT; endcase end // 2. seq part always_ff @(posedge clk or negedge rstn) begin if(!rstn) begin state <= `INIT; end else begin state <= next_state; end end // 3. output part always_comb o_flag = (state == `TARGET) & (i_in == 1'b1) ? 1'b1 : 1'b0; endmodule안녕하세요, 코드 리뷰 원할 경우 남기면 리뷰 해주신다고 하셔서 질문 드립니다.1) no fsm1011이 됐을 때 다음 rising edge가 아닌 바로 1이 나와야 하기 때문에 101만 저장하여 비교한 후, 최종 출력에 i_in을 and 처리하여 101 + 1 일 경우만 o_flag가 나오도록 했습니다.2) fsm1과 비슷한 방법으로 하였는데 강의처럼 fsm의 input을 1이 아닌 3bit(101 target)로 하여,상태를 2개로 축소시켜 작성하였습니다.간단하게 리뷰 부탁드립니다!