git 실습 파일 clone 실패
안녕하세요, 맛비님. 강의 잘 보고 있습니다.
다름이 아니라, " Verilog HDL [HDL 1장] Testbench 에서 Clock 생성하기 " 강의에서 git 실습파일 clone에 실패해서 문의 드립니다.
강의 대로 git clone https://github.com/matbi86/sulgyedokhak.git 를 입력하니 첨부파일과 같은 결과가 나옵니다. 
설치 완료가 시작 단계의 끝인 줄 알았는데 아직 한 단계 남았었네요 ^^
답변 부탁드립니다.
답변 1
Chapter 16 FSM 관련 질문
1
42
2
강의 환경(linux) 관련 질문
1
49
2
Arty Z10 관련 문의
1
46
2
13장 파이프라인 질문 드립니다.
1
86
2
Ubuntu 20.04.5 설치관련 문의드립니다
1
95
2
git hub 404 error 도움 부탁드립니다.
1
66
2
latency 개념 구현
1
144
3
비바도 all os버전
1
119
2
초기화를 reset_n 이 '1'일 때가 아닌 '0' 일 때 실행시키는 이유 질문
1
132
2
다운로드용량
1
105
2
비바도리눅스설치
1
117
2
전체path복사넣기
1
90
2
Vivado 2025.2 리눅스 설치 후 실행 에러와 솔루션 (libxv_commontasks.so)
1
258
2
explorer.exe오류
1
160
3
mobaxterm설치오류
1
136
2
./build시, waveform 'divide color' 사용
1
83
2
Latch와 관련하여 (Time borrowing, Latch-based design)
1
206
2
clean 명령어가 안되는데, 따로 저장해줘야 하는지 궁금합니다.
0
89
1
안녕하세요 설치 관련 질문 드립니다.
1
99
3
16장 mealy 설계.
1
105
2
14장 Cycle 관련, Testbench 코드.
1
108
2
21강(16장) 초기값 설정이 적용되는 시점 질문
1
85
1
20강(15장) - 밀리 머신 관련하여 질문 드립니다.
1
91
2
build에러 질문
0
87
2