8장 myip
256
작성한 질문수 7
https://www.inflearn.com/questions/680046
맛비님 이 질문자님이랑 똑같은 궁금증이 생겼는데 맛비님이 답변달아주신게 이해가 안가 재질문합니다!
강의 영상중에 Xilinx에서 자동생성해준다는게 먼말인지 잘 모르겠습니다... 그 부분의 hierarchy 가 myip 구조로 되어있어요. <= 이 말도 무슨말씀이신지 잘모르겠습니다... 제가 수준이 많이 낮은점 이해 부탁드립니다ㅠ
답변 1
HW가속기 설계에서 더 보완할 수 있는 방법이 있을까요?
1
56
2
UART0, 1 중 선택
1
90
2
datamoverbram모듈질문
1
85
2
vitis 설치엣 alveo kria versal 등 옵션을 끄고 설치를 했습니다.
1
118
2
vitis 설치 관련 질문 있습니다!
1
111
2
FPGA 공식문서 읽는법
1
114
2
보드 추가의 클릭창이 없습니다.
1
83
2
Edit in IP Packager에서 코드 수정 후 IP 수정하면 simulation에서 수정된 코드로 작동이 안됩니다
1
99
2
BRAM의 Read / Write를 다 수행했는지 확인할 때 사용되는 num_cnt / i_num_cnt 관련 질문
1
118
1
Vitis 코드 작성
1
139
2
vivado 및 vitis 리눅스 환경 설치 관련 질문드립니다.
1
319
3
[9장 led 점등 시간 제어 불가]
1
91
2
Platform Invalid 오류
1
165
3
WSL 설치 관련 문의드립니다!!
1
116
2
Vivado 툴, 파일 질문드립니다!
1
180
2
9장 LED 점등 안됨
1
127
3
Edit in IP Packager 이후에
1
98
1
Fpga 로직
1
105
2
pmu-fw is not running
1
147
2
Create Project에 대해서 궁금해요
1
100
2
장치관리자 USB 포트
1
117
2
FPGA 7장 AXI_LITE I/F질문
1
95
1
bram mover에서 합성할때
1
87
2
타이밍 위반 질문
1
88
2