fsm 모듈에서 case문 문법 관련 질문드립니다.
314
작성한 질문수 2
안녕하세요 맛비님. 강의 열심히 듣고 있는 수강생입니다. ㅎㅎ
fsm 실습편과 응용실습편을 다 보고 난 뒤 맛비님이 응용실습편에서 코드 수정하신 부분을 보고 궁금증이 생겨 질문드립니다.
응용실습편에서, 위 사진의 코드에서 c_state =S_RUN일 때 is_done=0인 경우를 고려해 else n_state = S_RUN; 코드를 추가한 것으로 이해했습니다.
그렇다면 같은 이유로, c_state = S_IDLE 일 때 else n_state = S_IDLE; 코드를 추가해 주어야 하지 않을까요??
답변 1
1
안녕하세요 :)
실습응용편 17장 실습코드 59번째 line 을 보시면, default 가 S_IDLE 입니다.
그렇다면 같은 이유로, c_state = S_IDLE 일 때 else n_state = S_IDLE; 코드를 추가해 주어야 하지 않을까요??
없어도 괜찮습니다. (물론 질문하신 내용을 추가해도, 현 코드에서는 function 적으로 match 문제없어요.)
즐공하세요 :)
0
한 가지 더 여쭤봐도 될까요? 너무 간단한 질문일까 죄송스럽네요 ㅠㅠ
올려주신 사진에서 65,66번째 코드가 없다면 is_done =0일 때 c_state는 x(정해지지 않음)으로 처리되는 걸까요?
0
지우고 돌려보셔서 확인해보셔도 될 것 같아요:)
57~69 번째 라인은 combinational logic 이고, full case 가 되어야 latch 가 발생하지 않습니다. 59번째 line 에 의하여 latch 는 발생하지 않습니다. 59번째 라인이 default 의 역할을 하고 있어요.
질문주신 내용의 답은
59번째 라인으로 인하여, IDLE 이됩니다.
latency 개념 구현
1
127
3
비바도 all os버전
1
95
2
초기화를 reset_n 이 '1'일 때가 아닌 '0' 일 때 실행시키는 이유 질문
1
101
2
다운로드용량
1
82
2
비바도리눅스설치
1
100
2
전체path복사넣기
1
75
2
Vivado 2025.2 리눅스 설치 후 실행 에러와 솔루션 (libxv_commontasks.so)
1
189
2
explorer.exe오류
1
121
3
mobaxterm설치오류
1
103
2
./build시, waveform 'divide color' 사용
1
62
2
Latch와 관련하여 (Time borrowing, Latch-based design)
1
152
2
clean 명령어가 안되는데, 따로 저장해줘야 하는지 궁금합니다.
0
73
1
안녕하세요 설치 관련 질문 드립니다.
1
73
3
16장 mealy 설계.
1
83
2
14장 Cycle 관련, Testbench 코드.
1
75
2
21강(16장) 초기값 설정이 적용되는 시점 질문
1
68
1
20강(15장) - 밀리 머신 관련하여 질문 드립니다.
1
77
2
build에러 질문
0
63
2
1장 ./build에서 에러가 나요
1
83
2
FPGA 강의 보드 문의 드립니다.
1
121
2
5장 DFF특성에 대한 질문
1
88
3
vivado linux 사용 이유.
1
155
2
메모리의 형태가 전체설계에 미치는 영향이 궁금합니다.
1
114
2
디스코드 멤버쉽 등업 관련 문제
1
98
2