[AI HW 9장] vector / array 관련 질문
550
작성한 질문수 18
강의 중에 array를 사용하였더니, xilinx simulation tool에서 error가 발생했다고 하셨는데,
그 말은 array 로 구현했다면, 합성과 FPGA에 올리는게 불가하다는 말씀이실까요? 아니면 단지 xsim만 에러가 나는거일지 궁금합니다!
실제 synthesis & implementation에는 array를 쓰면 안되나요?
감사합니다.
답변 1
1
안녕하세요 :)
우와.. 엄청빠르네요. ㅎㅎ
FPGA 에 올릴 수 있는 것으로 알고있습니다.
다만, 2-D Array 와 같은 Type 을 I/O Port 로 선언시 Verilog 는 불가하고, SystemVerilog 는 가능하다고 하네요. Vivado 는 SystemVerilog 를 지원하니까, 다음 링크를 참고하시어 코드 설정을 변경하면 사용가능하리라 판단됩니다. (해보지는 못했어요 ㅠ)
https://support.xilinx.com/s/article/52934?language=en_US
참고로 Vivado 외에, ASIC을 위한 Synopsys tool 에서는 .v 로도 저런 위의 설정 없이 사용가능했었습니다.
정리하면
그 말은 array 로 구현했다면, 합성과 FPGA에 올리는게 불가하다는 말씀이실까요? 아니면 단지 xsim만 에러가 나는거일지 궁금합니다!
Xsim 에서 simulation 에 문제가 있습니다. 그외 합성은 가능하다 말씀드리고 싶어요.
실제 synthesis & implementation에는 array를 쓰면 안되나요?
사용하셔도 됩니다. 다만, Tool 마다 몇차원? 의 지원은 다르니 꼭 사용 Tool 의 Spec 은 확인해보셔야해요.
즐공하세요 :)
보드 관련 질문 드립니다.
1
60
2
[AI HW Lab2] CNN Verilog HDL Practice 1 (Simulation) - 문제설명편 ppt
1
121
2
[AI HW Lab1] CNN Core C 코딩 (Golden Model 만들기)
1
112
2
spartan7 fgga484보드
1
89
1
soft reset관련 질문드립니다!!
1
72
2
예제 코드 환경설정
1
88
2
HW 언어 for loop 해석
1
71
3
수업자료 관련 질문드립니다.
1
81
2
FPGA 기반 ASIC 설계 검증 시 다차원 배열 처리 방식 및 강의 수강 순서 고민
1
117
2
Fpga에 ai 가속기를 사용하는 이유
2
488
2
AI HW 11장 관련 질문드립니다.
1
119
2
소프트 맥스 관련 질문드립니다.
1
211
1
Data형태에 따른 AI가속기 구현 질문
1
234
1
cnn_core simulaiton
2
296
3
zynq z7 10 parameter 크기
1
216
2
ip 패키징 질문
1
300
1
Image 인식 가속 모델을 설계하려면
1
320
2
이 강의 수강을 위해 fpga 구입이 필요할까요?
2
380
2
혹시 AI 관련 강의도 Zybo Board가 필요한가요?
1
304
2
cnn_kernel.v 코드질문입니다.
1
206
1
6장2부 15분 12초 왜 feature map size가 변경되지 않나요?
1
266
2
zybo z7 케이블 관련 질문
1
373
1
CNN layer별 연산
1
281
2
CNN Core에 weight 와 input feature map 관련해서 질문있습니다!
1
269
1