inflearn logo
강의

강의

N
챌린지

챌린지

멘토링

멘토링

N
클립

클립

로드맵

로드맵

지식공유

설계독학맛비's 실전 Verilog HDL Season 1 (Clock부터 Internal Memory까지)

[HDL 5장] D FlipFlop 과 Reset 실습 (Reset 의 중요성은 여러번 말해도 됩니다.)

tb에서 o_value를 사용안하는데 왜 시뮬레이션 상에서 o_value 값이 존재하는지 궁금합니다.

308

929ok

작성한 질문수 3

1

- 학습 관련 질문을 남겨주세요. 상세히 작성하면 더 좋아요!
- 먼저 유사한 질문이 있었는지 검색해보세요.
- 서로 예의를 지키며 존중하는 문화를 만들어가요.
- 잠깐! 인프런 서비스 운영 관련 문의는 1:1 문의하기를 이용해주세요.
 
testbench 코드를 보면 DUT의 o_value를 사용하지 않기 때문에 ()를 비웠다고 하셨는데 왜 시뮬레이션상에서(강의상에서 10:57초)과 같이 동작이 하는지 궁금합니다.
d_ff_test.v 코드 안에는 출력 o_value들을 r_ff를 assign을 이용해 줬지만, testbench에서는 o_value를 위 코드에서 선언을 안했을 뿐 아니라 DUT 안의 .o_value()를 비워놨는데 왜 시뮬레이션 상에서는 o_value 값들이 존재하는지 궁금합니다.
testbench에서 input을 주면 DUT 내부에서 알아서 코드를 수행해서 시뮬레이션으로 나오는 것인가요?
 
말이 너무 길어져서 죄송합니다.
간단히 요약하면 testbench에서 o_value를 사용하지 않아서
.o_value들의 ()를 다 비워놨는데 왜 시뮬레이션 상에서는
o_value 값들이 존재하는지 궁금합니다.
항상 감사합니다.
 
 
 
 
 
 

verilog-hdl 임베디드 fpga

답변 1

0

설계독학맛비

안녕하세요 :)

hierarchy 상에서, DUT 는 존재하고 있습니다.

 

Hierarchy level 을 보면,

Testbench (최상위 Top) - DUT (Top 내부에 존재)

이렇게 되어 있고, 현재는 DUT 를 Wire 연결을 안했을 뿐이죠.

DUT 에서의 output 은 계속 나가고 있음으로, 신호 자체는 "존재" 합니다.



결론은

보고 계시는 신호는 DUT 의 output port 입니다.

 

즐공하세요 :)

git hub 404 error 도움 부탁드립니다.

0

16

1

latency 개념 구현

1

128

3

비바도 all os버전

1

96

2

초기화를 reset_n 이 '1'일 때가 아닌 '0' 일 때 실행시키는 이유 질문

1

103

2

다운로드용량

1

82

2

비바도리눅스설치

1

100

2

전체path복사넣기

1

75

2

Vivado 2025.2 리눅스 설치 후 실행 에러와 솔루션 (libxv_commontasks.so)

1

192

2

explorer.exe오류

1

121

3

mobaxterm설치오류

1

103

2

./build시, waveform 'divide color' 사용

1

64

2

Latch와 관련하여 (Time borrowing, Latch-based design)

1

154

2

clean 명령어가 안되는데, 따로 저장해줘야 하는지 궁금합니다.

0

74

1

안녕하세요 설치 관련 질문 드립니다.

1

73

3

16장 mealy 설계.

1

84

2

14장 Cycle 관련, Testbench 코드.

1

76

2

21강(16장) 초기값 설정이 적용되는 시점 질문

1

68

1

20강(15장) - 밀리 머신 관련하여 질문 드립니다.

1

77

2

build에러 질문

0

63

2

1장 ./build에서 에러가 나요

1

83

2

FPGA 강의 보드 문의 드립니다.

1

124

2

5장 DFF특성에 대한 질문

1

88

3

vivado linux 사용 이유.

1

155

2

메모리의 형태가 전체설계에 미치는 영향이 궁금합니다.

1

114

2