강의

멘토링

로드맵

인프런 커뮤니티 질문&답변

신현도님의 프로필 이미지
신현도

작성한 질문수

설계독학맛비's 실전 Verilog HDL Season 1 (Clock부터 Internal Memory까지)

[HDL 17장] HW 의 동작을 제어하는 FSM 을 이해해보자. (실습응용편)

더 복잡한 회로에 관한 질문

작성

·

319

1

안녕하세요 맛비님 ! 이번에 전자공학과 3학년으로 진학하는 대학생입니다.  드디어 심화편의 FSM까지 오게되었습니다.  핵심만 짚어드리는 강의가  쏙쏙 들어와 이해하기 쉬웠습니다.  

 질문 내용은 현업에서 설계하는 훨씬 더 복잡한 회로를 FSM을 이용하여 만든다고 할 때  (step 4이후부터는 core가 무엇인지에 따라 달라지겠지만)  verilog code에 똑같이 step 1~3부분이 있다고 한다면, 실제로도 실습코드의 step 1~3부분과 어느정도 비슷한가요?! 세부족인 code내용들은 당연히 다르겠지만 큰 틀로 봤을때요 !!

또, IDLE, RUN, DONE이 3개의 state말고도 다른 state를 사용하여 만드는 경우도 있을까요?    

퀴즈

하드웨어 설계에서 FSM(Finite State Machine)의 주요 목적은 무엇일까요?

데이터 저장 용량 최대화

제어 로직을 체계적으로 설계

클럭 주파수 자동 조정

전력 소모량 실시간 측정

답변 1

0

설계독학맛비님의 프로필 이미지
설계독학맛비
지식공유자

안녕하세요 :)

 질문 내용은 현업에서 설계하는 훨씬 더 복잡한 회로를 FSM을 이용하여 만든다고 할 때  (step 4이후부터는 core가 무엇인지에 따라 달라지겠지만)  verilog code에 똑같이 step 1~3부분이 있다고 한다면, 실제로도 실습코드의 step 1~3부분과 어느정도 비슷한가요?! 세부족인 code내용들은 당연히 다르겠지만 큰 틀로 봤을때요 !!

FSM 을 설계하는 코딩 스타일은 현업의 것과 굉장히 유사해요.

마스터 하시면 현업가셔서도 잘 써먹으실 수 있으리라 장담합니다 :)

또, IDLE, RUN, DONE이 3개의 state말고도 다른 state를 사용하여 만드는 경우도 있을까요?    

그럼요! 해당 state 는 core 설계의 기본 state 구요. I/F 같은 것들을 설계할때는 또다른 state 들이 필요할꺼에요. 그리고 더 복잡한 컨트롤 (이거해라, 저거해라 등등) 이면 더 많은 state 들이 필요하겠죠.

하지만 응용의 영역일뿐, 코딩 스타일은 그대로 유지할 수 있습니다.

즐공하세요 :)

신현도님의 프로필 이미지
신현도

작성한 질문수

질문하기