더 복잡한 회로에 관한 질문
324
작성한 질문수 2
안녕하세요 맛비님 ! 이번에 전자공학과 3학년으로 진학하는 대학생입니다. 드디어 심화편의 FSM까지 오게되었습니다. 핵심만 짚어드리는 강의가 쏙쏙 들어와 이해하기 쉬웠습니다.
질문 내용은 현업에서 설계하는 훨씬 더 복잡한 회로를 FSM을 이용하여 만든다고 할 때 (step 4이후부터는 core가 무엇인지에 따라 달라지겠지만) verilog code에 똑같이 step 1~3부분이 있다고 한다면, 실제로도 실습코드의 step 1~3부분과 어느정도 비슷한가요?! 세부족인 code내용들은 당연히 다르겠지만 큰 틀로 봤을때요 !!
또, IDLE, RUN, DONE이 3개의 state말고도 다른 state를 사용하여 만드는 경우도 있을까요?
답변 1
0
안녕하세요 :)
질문 내용은 현업에서 설계하는 훨씬 더 복잡한 회로를 FSM을 이용하여 만든다고 할 때 (step 4이후부터는 core가 무엇인지에 따라 달라지겠지만) verilog code에 똑같이 step 1~3부분이 있다고 한다면, 실제로도 실습코드의 step 1~3부분과 어느정도 비슷한가요?! 세부족인 code내용들은 당연히 다르겠지만 큰 틀로 봤을때요 !!
FSM 을 설계하는 코딩 스타일은 현업의 것과 굉장히 유사해요.
마스터 하시면 현업가셔서도 잘 써먹으실 수 있으리라 장담합니다 :)
또, IDLE, RUN, DONE이 3개의 state말고도 다른 state를 사용하여 만드는 경우도 있을까요?
그럼요! 해당 state 는 core 설계의 기본 state 구요. I/F 같은 것들을 설계할때는 또다른 state 들이 필요할꺼에요. 그리고 더 복잡한 컨트롤 (이거해라, 저거해라 등등) 이면 더 많은 state 들이 필요하겠죠.
하지만 응용의 영역일뿐, 코딩 스타일은 그대로 유지할 수 있습니다.
즐공하세요 :)
latency 개념 구현
1
126
3
비바도 all os버전
1
91
2
초기화를 reset_n 이 '1'일 때가 아닌 '0' 일 때 실행시키는 이유 질문
1
98
2
다운로드용량
1
82
2
비바도리눅스설치
1
97
2
전체path복사넣기
1
73
2
Vivado 2025.2 리눅스 설치 후 실행 에러와 솔루션 (libxv_commontasks.so)
1
178
2
explorer.exe오류
1
119
3
mobaxterm설치오류
1
102
2
./build시, waveform 'divide color' 사용
1
61
2
Latch와 관련하여 (Time borrowing, Latch-based design)
1
145
2
clean 명령어가 안되는데, 따로 저장해줘야 하는지 궁금합니다.
0
73
1
안녕하세요 설치 관련 질문 드립니다.
1
72
3
16장 mealy 설계.
1
80
2
14장 Cycle 관련, Testbench 코드.
1
75
2
21강(16장) 초기값 설정이 적용되는 시점 질문
1
68
1
20강(15장) - 밀리 머신 관련하여 질문 드립니다.
1
76
2
build에러 질문
0
63
2
1장 ./build에서 에러가 나요
1
82
2
FPGA 강의 보드 문의 드립니다.
1
115
2
5장 DFF특성에 대한 질문
1
87
3
vivado linux 사용 이유.
1
150
2
메모리의 형태가 전체설계에 미치는 영향이 궁금합니다.
1
113
2
디스코드 멤버쉽 등업 관련 문제
1
96
2