인프런 커뮤니티 질문&답변

안녕하세요 :)

<Syntax>

Verilog 문법에 대해 간략하게 설명드리면,

~  :      bit-wise operator 입니다. multi bit 라면, bit 전부를 반전 시킵니다.  (not gate 발생)

!   :       logical operator 입니다. single bit 를 return 합니다. (compare + mux logic 발생)

생성되는 로직에 차이가 있습니다.  (bit wise 와  logical 의 의미가 다르죠)

<Function 적으로는 차이가 없죠?>

reset 은 single bit 입니다.

Function 상으로는 다음 문장은 차이가 없습니다.

if(!reset_n) begin ...

if(~reset_n) begin ..

<그렇다면 reset 이 붙은 D F/F 의 생성되는 로직은 같을 것인가?>

이 문제는 합성기 마다 다르다 를 전제에 깔고 설명드려야 됩니다. (100% 가 아니라는 이야기입니다.)

하지만, 결론부터 말씀드리면, logical operator 인  !reset 을 가이드 합니다.

!reset 은 reset == 1'b0 과 같은  logical operator 의 동일한 로직을 갖습니다.  

(reset == 1'b0  이것도 괜찮은 방법입니다.)

bit wise ~ 는 가이드 하지 않는 이유가, 이 문장은 invertor 를 사용하는 것을 명시 합니다. 

이것은 기존의 D F/F Cell 에 not gate 를 붙여버릴 수 있습니다. (아래 그림의 rstn 의 동그라미 보이시죠?)

그런데! 이것이 합성기 마다 다르다는 이유는

동일한 로직을 생성하는 Tool 들이 있다고 합니다.

if(!reset_n) begin ...

if(~reset_n) begin ..

위에 것들 중에서 둘다 동일한 logic 이 생성됨.

하지만 설계독학에서는 

명시적으로 D F/F cell 의 reset 에 invertor 를 붙이지 않도록

logical ! 을 사용하는 것을 권장드립니다.

(혹시 제가 ~ 이걸 사용한 적이 있었나요...?)