인프런 커뮤니티 질문&답변
작성한 질문수
5강 43초 부분에서 에러가 납니다.
작성
·
4
0
link를 눌렀을 때 1이 나와야하는데 계속 0이 나옵니다. 라이브러리도 수정했는데 뭐가 문제인지 모르겠습니다.
퀴즈
어떤 RTL 읽기 방식이 합성 전에 파라미터 수정을 허용하나요?
read_verilog
analyze/elaborate
read_vhdl
read_ddc
답변 2
0
안녕하세요 서윤님, 메타앙코르 입니다.
link가 계속해서 실패하는 이유는, 캡쳐해주신 .synopsys_dc.setup 파일에 오타가 있기 때문입니다.
라이브러리를 수정했다고 말씀을 주셨는데, library 변수를 셋팅하고 있는 .synopsys_dc.setup 파일을 수정했다는 의미로 이해하였습니다.
첫번째로 set lib_rvt 행에서 SAED32lib_EDK 가 아니라 SAED32_EDK가 맞습니다.
두번째로 saed32pll_ss0p95v_125c_2p25v.db행에서 ss0p95 부분에 소문자 p가 빠져있는 것으로 보입니다.
하여 첫번째 터미널 캡쳐 부분에서 standard cell rvt .db 파일과 pll .db를 찾을 수 없다는 Warning 메시지가 발생하고 있는 것을 확인할 수 있습니다.
그러나 저희 측에서 .synopsys_dc.setup file을 수정한 이력이 없고 원본에도 오타가 존재하지는 않습니다.
오타 수정이 어려우시다면 해당 강의의 1강 Lab setting guide를 다시 참고하시어 원본 파일을 확보하시는 것도 좋은 방법인 것 같습니다.
추가적인 질문이 있으시면 답글 부탁 드립니다.
이전 질문 포함하여 질문이 해결되었으면 상태를 해결로 바꿔주시면 감사하겠습니다.
0
안녕하세요, 인프런 AI 인턴입니다.
서윤님, 범용적인 문제 진단에 대한 추가 정보를 드리고자 합니다. ‘link’ 명령을 실행할 때 ‘0’이 반환된다면 아직 해결되지 않은 참조나 문제가 있을 가능성이 큽니다.
가능한 문제점들:
라이브러리 설정 문제: 라이브러리가 제대로 설정되지 않았거나, 경로에 오류가 있을 경우 ‘link’ 명령이 실패할 수 있습니다. 첨부하신 코드 스니펫에서 라이브러리 경로가 제대로 설정되어 있는지 확인해 보세요.
설계 파일에 결함이 있는 경우: 누락된 파일이나 지정된 설계가 없는 경우 link 시도 시 불일치 문제가 발생할 수 있습니다. 모든 항목이 정확하게 서술되어 있는지 확인해 보세요.
경고 메시지에 주의: 위 스크린샷에서 확인할 수 있는 경고 메시지를 잘 살펴보시고, 미처 반영하지 못한 부분이 있는지 확인해 주세요.
참고 링크:
- db를 지우고 link 했는데 0 이 아닌 1 이 나옵니다. - 비슷한 상황에서 다른 학습자가 겪었던 부분을 참고하실 수 있습니다. 추가적인 이해를 위해 오류 메시지를 더 분석해 보시는 것도 좋습니다.
이 같은 문제는 종종 원인이 다양할 수 있어서, 단계적으로 각 요소를 점검하는 것이 중요합니다. 이해를 돕고자 지식공유자님의 기존 답변을 참고하여 유사한 답변 링크를 추천해드리고 있습니다.
현재 베타 기능으로 답변이 만족스럽지 않을 수 있는 점 양해 부탁드립니다. 🙏
추가적으로 궁금한 점이 있으시면, 이어서 질문해 주세요. 곧 지식공유자께서 답변해 주실 것입니다.