inflearn logo
강의

강의

N
챌린지

챌린지

멘토링

멘토링

N
클립

클립

로드맵

로드맵

지식공유

[2주 합성 실습 챌린지 1기] 실무환경(Synopsys Design Compiler) RTL 합성 체험하기

Read Design 소개

라이센스 문제 관련 문의

해결된 질문

85

김문호

작성한 질문수 1

0

안녕하세요 2주 합성 실습 챌린지 1기 수강생입니다.

제가 실습을 진행하려고 하니 다음과 같이 라이센스 문제가 발생했습니다.

혹시 해결해주실 수 있나요?

 

image.png

 

verilog-hdl synthesis digital-logic

답변 2

0

MetaEncore

안녕하세요, 메타앙코르 입니다.
문제를 해결하였고, "모든 터미널 종료 후 로그아웃" 이 후 재접속하셔서 다시 시도 부탁드립니다.

감사합니다.

0

MetaEncore

안녕하세요, 메타앙코르 입니다.
먼저 이용에 불편을 드려서 죄송합니다.
빠르게 조치를 취하고 다시 답변 남겨드리겠습니다.

cache관련 질문 드립니다

0

27

1

수업자료내 출처 문의 드립니다.

0

26

2

보드 관련 질문 드립니다.

1

48

2

34장의 맛비 패턴 generator 관련 질문입니다!

1

50

2

34장과 35장에서 설계한 IP는 DDI의 구조를 설계한 것인가요?

1

51

1

환경설정 문

2

63

2

[HDL 32장-2부] 참고 링크 관련

1

61

2

강의 만료일 연장 신청

0

55

2

기초예제 파일 불러오기 문의

0

45

2

7강에 2분 쪽에 문의 있습니다.

0

35

2

5강 43초 부분에서 에러가 납니다.

0

32

2

혹시 별도의 자료가 있나요?

0

54

2

db를 지우고 link 했는데 0 이 아닌 1 이 나옵니다.

0

36

1

queue assignment pattern 문의 건

0

48

1

Mission 5 문의 건

0

70

2

Zynq z7 FPGA single-ended 관련

0

66

1

강의자료 PDF 어떻게받나요?

0

60

2

Differential Amp의 4가지 종류

0

61

1

[HDL 22장] F/F CE 관련 질문

1

74

2

fpga 개발보드

0

47

2

vivado 2022.1 version memory IP 구조

0

57

1

강의 ppt 자료 요청건

0

81

2

17강에 1분23초에 report_timing 쓰시고 무슨 옵션을 쓰신거가요?

0

48

1

latency 개념 구현

1

125

3