해결된 질문
작성
·
50
0
Ethernet PHY 칩 회로에 사용할 TVS diode를 선정할 때 클램핑 전압이 8.8V인 제품을 선택하셨습니다.
클램핑 전압은 보호하고자 하는 IC 칩의 최대 전압보다 낮아야 한다고 이해하였는데, Ethernet PHY 칩의 최대 전압은 4V로 선택한 TVS diode의 클램핑 전압보다 낮습니다.
왜 해당 TVS diode를 선택한 것인지 이해가 되지 않습니다.
답변 1
0
안녕하세요, 답변 남겨드립니다.
TVS 다이오드는 일반적으로 ESD(정전기 방전)나 서지와 같은 과도 전압으로부터 민감한 IC를 보호하기 위한 목적으로 사용되며, 해당 소자의 선택은 단순히 클램핑 전압 수치만으로 결정되지 않습니다. 질문에서 언급된 것처럼 Ethernet PHY 칩의 절대 최대 정격 전압이 4V인데, 선택된 TVS 다이오드의 클램핑 전압이 8.8V라는 점은 표면적으로 모순처럼 보일 수 있습니다. 하지만 실무 회로 설계에서는 이를 수용하는 전기적, 시스템적 배경이 존재합니다.
첫째, TVS 다이오드의 클램핑 전압은 ESD 테스트 조건 하에서 정의되는 수치입니다. 예를 들어 IEC 61000-4-2 규격은 ±8kV 접촉 방전, ±15kV 공기 방전과 같은 매우 짧은 시간 내에 수 ns 단위의 전압 상승을 동반하는 환경을 가정합니다. 이때 클램핑 전압이란 해당 순간에 TVS 다이오드 양단에 나타나는 최대 전압으로, 매우 짧은 시간 동안만 발생합니다. 즉, 이 클램핑 전압이 그대로 IC 입력단에 도달하는 것은 아니며, 다이오드와 패턴, GND 설계에 따라 대부분의 에너지는 다이오드를 통해 우회되어 시스템 GND로 빠져나갑니다.
둘째, Ethernet PHY는 일반적으로 차동 신호 입력을 사용하며, 3.3V 또는 2.5V와 같은 전원 전압에서 동작합니다. PHY 입력단에는 통상적으로 내부 ESD 보호 소자가 병렬로 존재하며, PCB 설계에서는 외부 TVS 다이오드와 함께 이러한 내부 보호를 보완하는 구조를 갖추는 것이 일반적입니다. 즉, 외부에서 높은 전압이 유입되더라도, TVS 다이오드는 해당 전류를 최대한 빠르게 바이패스하여 내부에 인가되는 전압을 안전하게 제한합니다. 이는 8.8V라는 클램핑 전압이 전체 신호 경로 상의 일시적인 최대값일 수는 있어도, 실제 PHY 단자에 인가되는 전압은 4V 이하로 제한되도록 전류 경로 및 설계가 이루어졌다는 것을 의미합니다.
셋째, 클램핑 전압 외에도 TVS 소자의 선택에는 정전용량, 응답 속도, 피크 펄스 전류 처리능력(Ipp), reverse standoff voltage(Vrwm) 등 다양한 특성이 고려되어야 합니다. 특히 Ethernet 회로와 같은 고속 디지털 신호에서는 TVS 다이오드의 정전용량이 신호 왜곡이나 반사 손실을 일으킬 수 있기 때문에, 일반적인 low-capacitance 또는 ESD 전용 TVS 제품군이 사용됩니다. 이들은 낮은 정전용량과 빠른 응답 특성을 갖추고 있으며, 서지 응답시에는 높은 전류를 짧은 시간 동안 흡수함으로써 회로 보호를 달성합니다.
결론적으로, 클램핑 전압 8.8V는 시스템 차원에서의 매우 짧은 시간 동안 측정된 기준값으로, 해당 수치만으로 TVS 다이오드의 적절성을 평가할 수 없습니다. 대신, PHY 칩의 전기적 내성, 내부 보호 회로, PCB GND/패턴 설계, TVS의 응답특성까지 종합적으로 고려한 상태에서, 현재 사용된 TVS 다이오드는 설계된 ESD 보호 목표를 충족하는 데 필요한 성능을 제공한다고 보는 것이 타당합니다. 설계자는 이러한 요소들을 반영해 TVS 선택 이유를 명확히 설명할 수 있어야 하며, 이는 단순 수치 비교 이상의 회로 이해도와 EMC 설계 경험이 필요한 영역입니다.