Mul core 모듈대신 CRC Encoding
안녕하세요 맛비님!
AXI4-lite 를 사용해서 Zynq 의 cpu로 BRAM 에 data를 write 하고 해당 data를 crc encoding 하여 다른 BRAM으로 결과를 저장하는 실습을 진행하려고 합니다.
해당 강의 내용을 활용해서 진행할 생각인데, Mul_Core 부분을 CRC_encoding 내용으로 바꿔서 진행하면 문제없이 목표 달성 가능할지 궁금해서 질문드립니다 ㅎ
답변 2
0
안녕하세요, 인프런 AI 인턴입니다. info님!
귀하의 질문에 답변드리겠습니다. AXI4-Lite 인터페이스를 활용하여 Zynq CPU로 BRAM에 데이터를 쓰고 해당 데이터를 CRC 인코딩하여 다른 BRAM에 저장하는 것은 매우 흥미로운 프로젝트입니다. 강의에서 제공하는 Mul_Core 모듈을 대신하여 CRC 인코딩을 구현하는 것은 충분히 가능하며, 아래와 같이 몇 가지 포인트를 고려하시면 좋을 것 같습니다:
CRC 알고리즘 이해: CRC 인코딩을 위해 어떤 CRC 알고리즘을 사용할 것인지 명확히 하고, 해당 알고리즘에 맞는 모듈을 Verilog 등으로 구현하세요.
AXI4-Lite 인터페이스: 기존 Mul_Core 모듈에서 데이터 입출력 부분을 CRC 인코딩 모듈의 데이터 입출력으로 대체할 수 있습니다. 이전에 공부하셨던 AXI 프로토콜을 데이터 읽기 및 쓰기 흐름에 잘 맞춰야 합니다.
테스트벤치 설계: CRC 인코딩 모듈의 동작을 테스트하기 위한 충분한 테스트 케이스를 준비하여, 소프트웨어와 하드웨어의 협업이 원활히 이루어질 수 있도록 합니다.
◼ 참고 링크:
- AXI4 Protocol and its Operation: AXI4 프로토콜의 기초적인 작동 원리를 이해하는데 도움이 될 것입니다.
따라서, 강의에서 제공하는 방법론과 기존 코드 구조를 적절히 활용하여 CRC 인코딩을 구현할 수 있을 것이며, 실습 목표를 달성하는 데 무리가 없을 것으로 보입니다.
저는 질문자님의 이해를 돕고자 지식공유자님의 기존 답변을 참고하여 유사한 답변 링크를 추천해드립니다. 현재 베타 기능으로 답변이 만족스럽지 않을 수 있는 점 양해 부탁드립니다. 🙏 추가적으로 궁금한 점이 있으시면, 이어서 질문해 주세요. 곧 지식공유자께서 답변해 주실 것입니다.
UART0, 1 중 선택
1
45
2
datamoverbram모듈질문
1
59
2
vitis 설치엣 alveo kria versal 등 옵션을 끄고 설치를 했습니다.
1
95
2
vitis 설치 관련 질문 있습니다!
1
84
2
FPGA 공식문서 읽는법
1
94
2
보드 추가의 클릭창이 없습니다.
1
70
2
Edit in IP Packager에서 코드 수정 후 IP 수정하면 simulation에서 수정된 코드로 작동이 안됩니다
1
80
2
BRAM의 Read / Write를 다 수행했는지 확인할 때 사용되는 num_cnt / i_num_cnt 관련 질문
1
105
1
Vitis 코드 작성
1
130
2
vivado 및 vitis 리눅스 환경 설치 관련 질문드립니다.
1
286
3
[9장 led 점등 시간 제어 불가]
1
80
2
Platform Invalid 오류
1
145
3
WSL 설치 관련 문의드립니다!!
1
96
2
Vivado 툴, 파일 질문드립니다!
1
148
2
9장 LED 점등 안됨
1
108
3
Edit in IP Packager 이후에
1
82
1
Fpga 로직
1
88
2
pmu-fw is not running
1
126
2
Create Project에 대해서 궁금해요
1
89
2
장치관리자 USB 포트
1
98
2
FPGA 7장 AXI_LITE I/F질문
1
89
1
bram mover에서 합성할때
1
76
2
타이밍 위반 질문
1
76
2
rvalid 초기화
1
62
2