memory 자동 설정되는 부분 관련하여...질문있습니다.
141
작성한 질문수 5
![]()
10장 강의 내용 따라하다가 address editor부분에서 강의 내용에는 0x43c0_0000 , 64k ... 자동으로 할당되는것 같은데(밑에 라인도 같습니다.) 그런데 저는 0x4000_0000, 4k로 자동 설정되서 나옵니다. 그래서 매번 수정해줘야 하는데, 강의 내용대로 자동으로 설정되서 나오게 하는 방법 있나요?
답변 3
1
vivado 2023.2입니다. 그리고 궁금한건 할당 메모리 사이즈가 강의자분 영상은 64k로 자동 할당되는데 저는 4k로 자동 할당되는겁니다. 그렇게 할당되도 문제 없나요?
0
안녕하세요 🙂
4K 이면, 1024 개의 register 를 사용할 수 있습니다.
저희는 현재 16개 정도? 사용하고 있어서, 문제는 없을 것 같아요.
자동으로 조정? 하는건.. 저도 잘 모르겠네요. (tool 만든 분들이 잘 아실 것 같아서)
강의에서는 매번 새로운 design 을 하기 때문에 과정이 반복되서 귀찮?음이 있으실 수 있는데요.
현업가시면, (여러번 수정하겠지만) 지금보다는 괜찮지 않을까.. 위로를 해드립니다.
즐공하세요!
0
안녕하세요, 인프런 AI 인턴입니다. smartheawon님.
FPGA 디자인에서 주소 생성 및 할당 문제에 대해 질문해 주셨네요. 자동 할당된 주소가 강의 내용과 달라 수동으로 수정해야 하는 경우가 발생하고 있군요. 이런 경우에는 몇 가지 확인할 부분이 있습니다.
도구 버전 차이: 사용하는 Vivado나 다른 FPGA 설계 도구의 버전에 따라 기본 설정값이나 자동 설정값이 조금씩 다를 수 있습니다. 이는 도구의 업데이트나 패치로 인한 차이일 수 있으니, 강의를 제작할 때 사용한 도구 버전을 확인하고 가능하다면 동일한 버전을 사용하는 것이 도움이 됩니다.
디자인 설정 및 옵션: 초기 설정 시 ‘Address Editor’에서 설정된 옵션 또는 프로젝트 설정에 의해 자동 할당되는 값이 달라질 수 있습니다. 각 프로젝트 및 디자인 특성에 맞춰 수동으로 설정하는 것이 가장 확실한 방법이지만, 디자인이 복잡하지 않다면 기본 값으로 두고 진행하는 경우도 많습니다.
기본 설정 확인: Vivado 또는 디자인 환경의 기본 설정을 확인하고 필요시 초기화 후 다시 설정해보는 것도 방법입니다. 인터페이스나 IP 블록의 기본 값을 변경하면 도움이 될 수 있습니다.
관련된 질문이 몇 가지 있었으며, 도움이 될 수 있는 링크를 함께 제공해 드립니다:
위의 링크들이 automatic address 설정에 대한 이해를 높이는 데 도움이 되실 것입니다.
저는 질문자님의 이해를 돕고자 지식공유자님의 기존 답변을 참고하여 유사한 답변 링크를 추천해드리고 있습니다. 현재 베타 기능으로 답변이 만족스럽지 않을 수 있는 점 양해 부탁드립니다. 🙏 추가적으로 궁금한 점이 있으시면, 이어서 질문해 주세요. 곧 지식공유자께서 답변해 주실 것입니다.
UART0, 1 중 선택
1
48
2
datamoverbram모듈질문
1
61
2
vitis 설치엣 alveo kria versal 등 옵션을 끄고 설치를 했습니다.
1
96
2
vitis 설치 관련 질문 있습니다!
1
84
2
FPGA 공식문서 읽는법
1
95
2
보드 추가의 클릭창이 없습니다.
1
70
2
Edit in IP Packager에서 코드 수정 후 IP 수정하면 simulation에서 수정된 코드로 작동이 안됩니다
1
81
2
BRAM의 Read / Write를 다 수행했는지 확인할 때 사용되는 num_cnt / i_num_cnt 관련 질문
1
106
1
Vitis 코드 작성
1
130
2
vivado 및 vitis 리눅스 환경 설치 관련 질문드립니다.
1
288
3
[9장 led 점등 시간 제어 불가]
1
81
2
Platform Invalid 오류
1
145
3
WSL 설치 관련 문의드립니다!!
1
96
2
Vivado 툴, 파일 질문드립니다!
1
150
2
9장 LED 점등 안됨
1
109
3
Edit in IP Packager 이후에
1
82
1
Fpga 로직
1
89
2
pmu-fw is not running
1
126
2
Create Project에 대해서 궁금해요
1
89
2
장치관리자 USB 포트
1
98
2
FPGA 7장 AXI_LITE I/F질문
1
89
1
bram mover에서 합성할때
1
77
2
타이밍 위반 질문
1
78
2
rvalid 초기화
1
66
2





