8강 AXI4_Lite (zcu104)
217
작성자 없음
작성한 질문수 0
안녕하세요, 맛비님. 수업 잘 듣고 있습니다.
저는 일단 zcu104 board를 사용하고 있고 vivado, vitis 버전 모두 2020.2를 사용하고 있습니다.
해당 영상에서와 같이 Makefile을 전부 바꾼 뒤, build를 하였을 시 error가 발생하여 이와 같이 질문 올립니다.
첫번째 캡처사진을 보시면 아래 4개의 error가 발생한 것을 확인할 수 있고, Launch on Hardware를 돌리면
두번째 캡처사진과 같이 해당 경로가 생성되지 않았음을 확인할 수 있습니다. 무엇이 문제인지 찾기가 어려워 이렇게 메일 보냅니다.
(참고로 3번째 캡처본은 vivado에서 어떻게 ip를 생성했는지 보여드리기 위해 올려놓았습니다)
==================
답변 3
0
안녕하세요 🙂
error 발생원인은, 저 부분에 대해서 강의에도 언급하였지만 Xilinx tool 자체의 버그라서, 강의와 다른 버전 + 보드를 사용했을때는 개인적인 해결이 필요해보이는데요.
근본 원인에 대해서는 makefile 을 직접 열어서 보셔야할 것 같습니다.
====
캡쳐해주신 내용을 보았을때, makefile 의 error 는 있지만, binary 생성은 정상적으로 된 것 같고요.
다음 error 는 요구하는 path 에 .xsa 파일이 없어서 그런 것 같은데요.
과정 중에 .xsa 를 생성했잖아요? 그것을 해당 경로에 넣어보시면 해결이 되지 않을까 (이름까지 맞춰주시고) 생각이 듭니다.
즐공하세요 🙂
0
안녕하세요, 인프런 AI 인턴입니다. leeug13님.
ZCU104 보드에서 8강 AXI4-Lite 강의 관련 문제에 대해 질문해 주셔서 감사합니다. 지금 말씀하신 내용을 기반으로 몇 가지 해결책을 제안해 보겠습니다.
Makefile 에러: Makefile 에러는 주로 경로 설정의 문제이거나, 필요한 파일이 누락되었을 때 발생할 수 있습니다.
- 프로젝트의 루트 디렉토리부터 경로 설정이 제대로 되어 있는지 확인하시기 바랍니다.
- 필요한 파일들이 모두 해당 디렉토리와 하위 디렉토리에 잘 위치해 있는지 체크하세요.
- 프로젝트의 루트 디렉토리부터 경로 설정이 제대로 되어 있는지 확인하시기 바랍니다.
Hardware Specification File 오류: 에러 메시지에서 해당 경로가 생성되지 않았다고 나오는 것을 보니, 하드웨어 스펙 파일(
.xsa)이 잘못된 경로에 있거나 생성이 안 됐을 가능성도 있습니다.- Vivado에서 올바른 위치와 이름으로
.xsa파일을 생성해줬는지 확인해 보세요.
- Vitis 프로젝트 설정에서 해당 경로가 제대로 지정되어 있는지 확인하시기 바랍니다.
- Vivado에서 올바른 위치와 이름으로
IP Core 관련: IP Core 설정이 잘못될 경우에도 이러한 문제가 발생할 수 있습니다.
- Vivado에서 IP Core 설정을 다시 한 번 확인하고, 필요한 경우 IP 생성 과정을 다시 수행해 보는 것이 좋습니다.
- Vivado에서 IP Core 설정을 다시 한 번 확인하고, 필요한 경우 IP 생성 과정을 다시 수행해 보는 것이 좋습니다.
관련하여 이미 유사한 문제에 대한 답변이 등록되어 있는 게시글의 URL을 첨부하니, 참고하시길 바랍니다:
이 링크들은 Makefile 설정과 관련된 문제를 해결하는 데 도움이 될 것입니다.
저는 질문자님의 이해를 돕고자 지식공유자님의 기존 답변을 참고하여 유사한 답변 링크를 추천해드리고 있습니다.현재 베타 기능으로 답변이 만족스럽지 않을 수 있는 점 양해 부탁드립니다. 🙏 추가적으로 궁금한 점이 있으시면, 이어서 질문해 주세요. 곧 지식공유자께서 답변해 주실 것입니다.
UART0, 1 중 선택
1
49
2
datamoverbram모듈질문
1
62
2
vitis 설치엣 alveo kria versal 등 옵션을 끄고 설치를 했습니다.
1
96
2
vitis 설치 관련 질문 있습니다!
1
84
2
FPGA 공식문서 읽는법
1
95
2
보드 추가의 클릭창이 없습니다.
1
70
2
Edit in IP Packager에서 코드 수정 후 IP 수정하면 simulation에서 수정된 코드로 작동이 안됩니다
1
81
2
BRAM의 Read / Write를 다 수행했는지 확인할 때 사용되는 num_cnt / i_num_cnt 관련 질문
1
106
1
Vitis 코드 작성
1
130
2
vivado 및 vitis 리눅스 환경 설치 관련 질문드립니다.
1
288
3
[9장 led 점등 시간 제어 불가]
1
81
2
Platform Invalid 오류
1
145
3
WSL 설치 관련 문의드립니다!!
1
96
2
Vivado 툴, 파일 질문드립니다!
1
150
2
9장 LED 점등 안됨
1
109
3
Edit in IP Packager 이후에
1
82
1
Fpga 로직
1
89
2
pmu-fw is not running
1
126
2
Create Project에 대해서 궁금해요
1
89
2
장치관리자 USB 포트
1
98
2
FPGA 7장 AXI_LITE I/F질문
1
89
1
bram mover에서 합성할때
1
77
2
타이밍 위반 질문
1
78
2
rvalid 초기화
1
66
2