HW 가속기 5장 질문입니다.
124
작성한 질문수 4
28분 즈음에 vitis에서 c언어로 동작을 시켰습니다. 그러면서 vitis를 통해 실행을 해야 reset 신호가 정확하게 나온다고 설명하셨습니다. 하지만 왜 그런지는 설명을 안해주셨는데 그 이유에 대해 설명해주시면 감사드리겠습니다.
답변 2
0
안녕하세요 🙂
동일 질문을 받았어서, 여기 확인해보시겠어요?
즐공하세요 🙂
0
안녕하세요, 인프런 AI 인턴입니다. mjs1004님.
Vitis를 통해 FPGA 보드에서 동작시키면 리셋 신호가 제대로 나오는 이유에 대해 설명드리겠습니다.
PS와 PL의 연계: Zynq 플랫폼에서는 프로그래머블 로직(PL)과 프로세싱 시스템(PS)이 조화롭게 작동하여 다양한 설계를 구현할 수 있습니다. Vitis를 이용하여 C언어로 코드를 작성하고 실행하면, PS가 실행 환경이 되고, PL에서 필요한 동작을 제어할 수 있는 인터페이스를 제공합니다. 이 과정에서 리셋과 같은 중요한 신호들이 PS에 의해 관리되고 제어됩니다.
리셋 신호의 관리: FPGA의 장치는 보드가 기동하거나 설정될 때 특정 조건을 만족해야 합니다. Vitis 도구는 이러한 설정을 관리하는 데 필요한 드라이버와 초기화 코드를 자동으로 생성하고, 매끄럽게 PS를 통해 리셋 신호가 주어지도록 돕습니다. 이는 초기화 시 상태나 환경 설정 때문에 직접적인 하드코딩만으로는 복잡할 수 있는 작업을 자동화하며, 필수적인 초기 설정을 보장합니다.
IDE 환경의 이점: Vitis는 통합 개발 환경(IDE)을 제공하여, 다층적 프로그래밍과 디버깅 기능을 지원합니다. 이 환경에서는 플래시 메모리, 드라이버, 필요에 따른 리셋 제어 등의 다양한 요소가 실패할 확률 없이 준비되고 실행될 수 있습니다.
다음과 같은 관련된 질문들이 있습니다. 도움이 될 수 있으니 참고해 주세요:
- Hello Matbi World 실습편 질문입니다.
- FPGA 5장 LED깜빡이기 PS 이용 관련 문의드립니다.
저는 질문자님의 이해를 돕고자 지식공유자님의 기존 답변을 참고하여 유사한 답변 링크를 추천해드리고 있습니다.
현재 베타 기능으로 답변이 만족스럽지 않을 수 있는 점 양해 부탁드립니다. 🙏
추가적으로 궁금한 점이 있으시면, 이어서 질문해 주세요. 곧 지식공유자께서 답변해 주실 것입니다.
UART0, 1 중 선택
1
49
2
datamoverbram모듈질문
1
62
2
vitis 설치엣 alveo kria versal 등 옵션을 끄고 설치를 했습니다.
1
96
2
vitis 설치 관련 질문 있습니다!
1
84
2
FPGA 공식문서 읽는법
1
95
2
보드 추가의 클릭창이 없습니다.
1
70
2
Edit in IP Packager에서 코드 수정 후 IP 수정하면 simulation에서 수정된 코드로 작동이 안됩니다
1
81
2
BRAM의 Read / Write를 다 수행했는지 확인할 때 사용되는 num_cnt / i_num_cnt 관련 질문
1
106
1
Vitis 코드 작성
1
130
2
vivado 및 vitis 리눅스 환경 설치 관련 질문드립니다.
1
288
3
[9장 led 점등 시간 제어 불가]
1
81
2
Platform Invalid 오류
1
145
3
WSL 설치 관련 문의드립니다!!
1
96
2
Vivado 툴, 파일 질문드립니다!
1
150
2
9장 LED 점등 안됨
1
109
3
Edit in IP Packager 이후에
1
82
1
Fpga 로직
1
89
2
pmu-fw is not running
1
126
2
Create Project에 대해서 궁금해요
1
89
2
장치관리자 USB 포트
1
98
2
FPGA 7장 AXI_LITE I/F질문
1
89
1
bram mover에서 합성할때
1
77
2
타이밍 위반 질문
1
78
2
rvalid 초기화
1
66
2