timing diagram에서 변한 값의 반영
현재 HDL 16강을 공부 중인데 Timing diagram을 보면 reset의 하강 이후 왜 c_state값이 바로 반영이 되지 않고 한 주기 이후에 값이 반영이 되나요?
답변 2
1
한 주기마다 c_state <= n_state를 통해서 업데이트 되는 건 알고 있지만
처음 reset_n이 하강을 하면 if(!reset_n)을 통해서 c_state가 S_IDLE로 반영되어야 하는거 아닌가 해서요
0
안녕하세요 🙂
좋은 포인트입니다. async negative reset 이라서, negative edge 가 되면 reset 이 걸립니다.
Timing diagram 의 오류네요. 실제 파형은 다음과 같습니다.
reset 을 빨리 먹게 하려고 (aync reset 이라서 clock edge 무관하죠?)
다음과같이 clock 은 #5 로 반전중이라서, reset 을 #1 로 띄우도록 수정했습니다.
simulation 에서 reset 이 걸리는 시점을 참고해주세요. (하강 edge 에서 걸림)
그리고 c_state 가 0 으로 되는 순간도 같이 봐주시면 좋을 것 같아요.
이 질문은 강의영상 하단에 수업노트로 추가해 두겠습니다.
즐공하세요 🙂
latency 개념 구현
1
84
3
비바도 all os버전
1
68
2
초기화를 reset_n 이 '1'일 때가 아닌 '0' 일 때 실행시키는 이유 질문
1
69
2
다운로드용량
1
68
2
비바도리눅스설치
1
79
2
전체path복사넣기
1
60
2
Vivado 2025.2 리눅스 설치 후 실행 에러와 솔루션 (libxv_commontasks.so)
1
143
2
explorer.exe오류
1
102
3
mobaxterm설치오류
1
87
2
./build시, waveform 'divide color' 사용
1
54
2
Latch와 관련하여 (Time borrowing, Latch-based design)
1
123
2
clean 명령어가 안되는데, 따로 저장해줘야 하는지 궁금합니다.
0
59
1
안녕하세요 설치 관련 질문 드립니다.
1
61
3
16장 mealy 설계.
1
73
2
14장 Cycle 관련, Testbench 코드.
1
63
2
21강(16장) 초기값 설정이 적용되는 시점 질문
1
60
1
20강(15장) - 밀리 머신 관련하여 질문 드립니다.
1
65
2
build에러 질문
0
55
2
1장 ./build에서 에러가 나요
1
72
2
FPGA 강의 보드 문의 드립니다.
1
105
2
5장 DFF특성에 대한 질문
1
74
3
vivado linux 사용 이유.
1
135
2
메모리의 형태가 전체설계에 미치는 영향이 궁금합니다.
1
103
2
디스코드 멤버쉽 등업 관련 문제
1
92
2