counter 질문
220
작성한 질문수 9
counter 이론편에서 말씀하시길
cnt = cnt +1이라고 verilog로 기술하면 안된다고 말씀하셨는데
(이러면 전기 신호가 한 바퀴 도는 거라고 말씀하셨습니다!) 이 부분이 잘 이해가 되지 않네요
시퀀셜 로직을 설계할 땐 nonblocking을 쓰는 것이 국룰이라고 배우긴 했습니다만
if 문 안에서
cnt = cnt +1 한 문장 뿐이니 밖에 없으니까 blocking을 쓰던 nonblocking을 쓰던
오른쪽 cnt 를 왼쪽 cnt에 할당하기 위해선 이전 clk에서 결정된 cnt 값이 할당돼야 하므로
여튼간에 f/f가 만들어지니 상관없는 거 아닌가요??
답변 1
0
안녕하세요 🙂
다음 코드의 차이와 생성되는 회로를 생각해 보시면 답이 되실 같아요.
Case 1. combination logic =================================
wire [7:0] cnt ;
assign cnt = cnt + 1; // (불가능)
Case 2. sequential logic ==================================
reg [7:0] cnt;
always @ (posedge clk) // reset 생략
cnt <= cnt + 1; // (가능)
즐공하세요 🙂
Chapter 16 FSM 관련 질문
1
41
2
강의 환경(linux) 관련 질문
1
46
2
Arty Z10 관련 문의
1
46
2
13장 파이프라인 질문 드립니다.
1
84
2
Ubuntu 20.04.5 설치관련 문의드립니다
1
92
2
git hub 404 error 도움 부탁드립니다.
1
65
2
latency 개념 구현
1
143
3
비바도 all os버전
1
116
2
초기화를 reset_n 이 '1'일 때가 아닌 '0' 일 때 실행시키는 이유 질문
1
131
2
다운로드용량
1
104
2
비바도리눅스설치
1
117
2
전체path복사넣기
1
90
2
Vivado 2025.2 리눅스 설치 후 실행 에러와 솔루션 (libxv_commontasks.so)
1
254
2
explorer.exe오류
1
158
3
mobaxterm설치오류
1
135
2
./build시, waveform 'divide color' 사용
1
82
2
Latch와 관련하여 (Time borrowing, Latch-based design)
1
205
2
clean 명령어가 안되는데, 따로 저장해줘야 하는지 궁금합니다.
0
89
1
안녕하세요 설치 관련 질문 드립니다.
1
98
3
16장 mealy 설계.
1
105
2
14장 Cycle 관련, Testbench 코드.
1
106
2
21강(16장) 초기값 설정이 적용되는 시점 질문
1
85
1
20강(15장) - 밀리 머신 관련하여 질문 드립니다.
1
91
2
build에러 질문
0
84
2