ETA
@eta5583
Học viên
149
Đánh giá khóa học
14
Đánh giá khóa học
4.9
안녕하세요. 설계독학의 ETA입니다.
현) Global Top5 Fabless기업에서 HW IP 설계하고 있습니다.
여러분께 3번의 이직의 경험과 노하우를 실전 코딩 문제 강의를 통해 공유하고자 합니다.
설계독학과 함께할 수 있는 링크입니다. 함께 즐공하고 성장해요!
Khóa học
Đánh giá khóa học
jinzhen72284
·
Verilog Master Season 1 của 설계독학 (Tự học thiết kế) (Bước nhảy vọt trong sự nghiệp kỹ sư thiết kế kỹ thuật số hoàn thiện thông qua các bài toán kiểm tra lập trình thực tế)Verilog Master Season 1 của 설계독학 (Tự học thiết kế) (Bước nhảy vọt trong sự nghiệp kỹ sư thiết kế kỹ thuật số hoàn thiện thông qua các bài toán kiểm tra lập trình thực tế)achieve123455556
·
Verilog Master Season 1 của 설계독학 (Tự học thiết kế) (Bước nhảy vọt trong sự nghiệp kỹ sư thiết kế kỹ thuật số hoàn thiện thông qua các bài toán kiểm tra lập trình thực tế)Verilog Master Season 1 của 설계독학 (Tự học thiết kế) (Bước nhảy vọt trong sự nghiệp kỹ sư thiết kế kỹ thuật số hoàn thiện thông qua các bài toán kiểm tra lập trình thực tế)alswnsworkout6072
·
Verilog Master Season 1 của 설계독학 (Tự học thiết kế) (Bước nhảy vọt trong sự nghiệp kỹ sư thiết kế kỹ thuật số hoàn thiện thông qua các bài toán kiểm tra lập trình thực tế)Verilog Master Season 1 của 설계독학 (Tự học thiết kế) (Bước nhảy vọt trong sự nghiệp kỹ sư thiết kế kỹ thuật số hoàn thiện thông qua các bài toán kiểm tra lập trình thực tế)stephanus732880
·
Verilog Master Season 1 của 설계독학 (Tự học thiết kế) (Bước nhảy vọt trong sự nghiệp kỹ sư thiết kế kỹ thuật số hoàn thiện thông qua các bài toán kiểm tra lập trình thực tế)Verilog Master Season 1 của 설계독학 (Tự học thiết kế) (Bước nhảy vọt trong sự nghiệp kỹ sư thiết kế kỹ thuật số hoàn thiện thông qua các bài toán kiểm tra lập trình thực tế)akflffltls8001
·
Verilog Master Season 1 của 설계독학 (Tự học thiết kế) (Bước nhảy vọt trong sự nghiệp kỹ sư thiết kế kỹ thuật số hoàn thiện thông qua các bài toán kiểm tra lập trình thực tế)Verilog Master Season 1 của 설계독학 (Tự học thiết kế) (Bước nhảy vọt trong sự nghiệp kỹ sư thiết kế kỹ thuật số hoàn thiện thông qua các bài toán kiểm tra lập trình thực tế)
Bài viết
Hỏi & Đáp
output.txt가 이상하게 나옵니다.
안녕하세요 서윤님,열심히 하시는군요! 우선 서윤님께서 주신 코드를 그대로 복사해서 돌려보니 결과를 모범 답안과 동일하게 잘나왔습니다.file = $fopen("answer.txt", "w"); 주신 코드 그대로 output.txt가 아닌 answer.txt 파일을 확인했습니다.answer.txt 파일을 확인해도 잘못되고 있다는 말씀이신가요?그리고 혹시 테스트벤치를 수정하시고, 블럭의 포트 까지 변경하신 의도를 여쭤봐도 될까요?답변 주시면 추가 답변드리겠습니다! 화이팅!
- Lượt thích
- 1
- Số bình luận
- 2
- Lượt xem
- 18
Hỏi & Đáp
L2_P08 SRAM 코드 리뷰 부탁드립니다.
안녕하세요 정회운님,열심히 하시는 모습 너무 좋습니다!코드 리뷰 드립니다.제가 코드만 보고 말씀 드리는 거라 miss가 있을 수 있으니 제 설명이 잘못된 부분이 있다면 답글 부탁 드립니다.1,2 부분에는 따로 커멘트 드릴 것 없이 깔끔합니다.Output part에 대해서 만 몇 가지 의견 드립니다. 우선 메모리 I/F 의 경우 timing 문제에 민감하기때문에 f/f를 사용합니다. 그래서 모범 답안은 f/f를 사용한 것 이고요. 정회운님께서는 메모리 I/F 부분은 블로킹 으로 구현을 하셨네요. 우선 보기에 모든 case에 모든 신호들이 할당되어 보이지 않습니다. 즉 래치가 발생할 수도 있는데요. 그래서 case문 위에 ready, sram,_addr, sram_data_out, sram_ce_n, sram_we_n 의 디폴트 벨류를 적어 주시는 게 좋습니다.IDLE 상태에 data_out, sram_data_out, sram_addr 같은 경우 F/F을 사용하지 않기때문에 입력이 그대로 할당되고 있죠? 현재 모듈이 서브 블럭 이라면 문제가 되지 않습니다. 다만 이 모듈이 메모리 인터페이스 컨트롤 모듈이니 타이밍에 민감한데 feedthrough(input->output without register)에 의해 타이밍이 안 좋게 나올 수 있습니다. 하지만 현재 구현 하신게 동작 상으로는 문제가 되지 않아 보입니다. 앞으로도 화이팅 입니다!
- Lượt thích
- 1
- Số bình luận
- 2
- Lượt xem
- 14
Hỏi & Đáp
season 2 코딩테스트 강의에 대한 문의드립니다.
안녕하세요 venusdj1007님,목적이 FPGA를 이용해서 SPI, GPIO 와 같은 로직에 대한 디자인에 도움을 받고자 한다면 목적과는 안 맞을 수도 있습니다.타켓이 취업,이직 준비 대상자의 코딩면접을 대비한 강의이기 때문에 FPGA를 사용하지않고 vivado tool로 파형을 보는 수준까지 진행을 합니다. FPGA가 메인이라면 "설계독학맛비's 실전 FPGA를 이용한 HW 가속기 설계 (LED 제어부터 Fully Connected Layer 가속기 설계까지)" 강의를 추천드리며, 여유가 되실 경우 언급 주신 SPI 코딩 면접 문제가 포함되어있는 설계독학's Verilog 마스터 Season 2 (실전 코테 끝판왕: 고난도 문제로 완성하는 이직 프리패스) 강의 를 추천 드립니다.감사합니다!
- Lượt thích
- 1
- Số bình luận
- 1
- Lượt xem
- 27
Hỏi & Đáp
4:1먹스 구현방식에 대한 질문입니다.
안녕하세요 mas 님,질문 감사합니다.4to1 mux 에서만 4:1먹스 1개와 2:1먹스 3개로 구현된다는 말씀이실까요?중요한건 모범답안과 스키매틱이 다르게나오더라도 동일한 기능을 한다면 합성 할때 툴에서 최적화를 알아서 잘해주기 때문에 AI 답변처럼 차이는 미미 합니다. 삼항연산자를 이용하나 case를 이용하나 구현의 방법의 차이이지 기능은 동일하니까요. 혹시 추가 질문있으시면 말씀해주셔요.완강까지 화이팅 입니다!
- Lượt thích
- 1
- Số bình luận
- 2
- Lượt xem
- 27
Hỏi & Đáp
[L1-P02] 멀티플렉서 실전 결과 확인하는데 시간이 너무 걸립니다.
안녕하세요 서윤님혹시 모범답안코드를 말씀하신걸까요? 아니면 서윤님께서 직접 작성하신 코드를 말씀하신걸까요?직접작성하신 코드라면 여기에 코드를 복사해주실수있나요?감사합니다
- Lượt thích
- 0
- Số bình luận
- 2
- Lượt xem
- 35
Hỏi & Đáp
L2_P4 data_average 코드 리뷰 및 waveform 질문 드립니다.
안녕하세요 정회운님. 열심히 하시는 모습 너무 좋습니다.답변드리겠습니다.Q1. 코드에 문제는 없어보입니다. 피드백 드릴께 없긴하지만.. 굳이 하나 찾아보면 아래 코드는 없어도 동작 상에는 문제가 없어보입니다. else begin // remain data when i_valid == 0 recent_data[0:3] end음.. 카운터와 fsm은 AI가 대답한것을 참고하시면 도움이 될거같습니다. 이 문제에 대해서 카운터로 설계할때와 fsm 으로 설계할때를 물으시는 거라면 차이가 거의 없습니다. 제생각엔 위에 작성해주신 코드나 모범답안이나 카운터는 상태변화를 위한 용도로 보입니다. 모범답안에서는 w_out_en_flag 가 변해서 출력이 valid 할수있는 조건이 되고 위에코드에선 valid_cnt==3 이라는게 출력이 valid 할수있는 조건이죠. 만약 fsm과 카운터에 대해 차이가 궁금하신거라면 강의를 좀더 들어보시면 차이를 느끼시지 않을까 싶습니다.Q2. 음 제가 보기엔 문제의 다이어그램과 동일하게나오는것같은데요. 65ns에 4번째 data 들어오고 바로 다음 rising edge인 75 ns에 valid가 1로 보이는데요. 어느 부분이 딜레이되 보이시는지 시간(ns)로 한번 말씀부탁드려도될까요?
- Lượt thích
- 1
- Số bình luận
- 2
- Lượt xem
- 64
Hỏi & Đáp
LV2-2 Patter Detector code review 부탁드립니다.
안녕하세요 정회운님.우선 열심히 하시는 모습에 박수를 드립니다!1), 2)의 답 모두 문제에 한에서 정상 동작 하는 데는 문제 없어 보입니다.피드백드릴 것은 거의 없지만 몇 가지만 드리자면 ( 주관적인 의견이라 가볍게 들어주세요)1. no fsm 코드의 before_flag와 2)fsm 코드의 state 가 같은 신호처럼 느껴지네요. fsm 코드가 FSM 으로 잘 작성 한 것 이기에 중요한 피드백은 아닙니다.2. 면접관 분들이 주석에 대해서 물어볼 수 있습니다. TODO 혹은 store recent 4-bit 에 대해서 어떻게 대답할지 한번 고민해보면 좋을 것 같습니다.3. fsm 코드에 STATE의 경우 실무에선 나중에 다른 모듈과의 define 충돌 방지를 위해서 localparam 으로 사용하는 것을 선호합니다. 하지만 해당 문제 내에선 define 을 써도 문제 되지는 않습니다!4. 이건 no fsm 모범 답안 도 대응 하지 못하는 것인데요. 다만 fsm 코드에선 모범답안만 쉽게 대응 할수있는 질문을 하나 드리겠습니다. 면접관이 질문하신다고 생각하시고 한번만 고민해보시면 도움이 되실꺼에요. 질문 : 만약 패턴이 1011이 아니라 0000 혹은 0001 이면 어디를 수정 하실건가요? (의도 : 범용적으로 사용할 수 있게 작성되었는지 (현재 코딩한 것에서 최소한의 수정으로 대응 가능한지)(패턴이 0000 혹은 0001 일 경우 위험한 것이 리셋이 풀린 직후 패턴이 4번이 들어오지 않았는데 플레그가 뜰 수 있습니다)전반적으로 잘 작성하셨기 때문에 위에 드린 4개의 피드백은 참고만하시길 바랍니다. 앞으로도 끝까지 완강 응원하겠습니다! 감사합니다.
- Lượt thích
- 1
- Số bình luận
- 1
- Lượt xem
- 42
Hỏi & Đáp
[LV1_P4_REGISTER ] Non-Blocking
안녕하세요 항상 감사하면 살기님.인프런 AI인턴이 잘이야기해주네요.당연히 실제로 이렇게 디자인을 하지는 않지만 할당을 살펴보면, 같은 block 내 순차 실행으로 마지막 NBA가 최종 업데이트됩니다.따라서 8'b11이 할당됩니다.감사합니다!
- Lượt thích
- 1
- Số bình luận
- 2
- Lượt xem
- 75
Hỏi & Đáp
조건문에서 if 연속 사용
안녕하세요 김동윤님,열강중이시군요!아마 byte enable 관련 부분을 보시고 질문 주신 것 같은데요. always @(posedge clk or posedge areset) begin if(areset) out_5 이부분에 만약 if else if를 로 위 부분을 교체한다면 당연히 펑션에 문제가 생기겠죠?그리고 위 부분의 if 두개를 사용해도 문제없다는게 아래처럼 생각해보시면 이해가 되실까요? always @(posedge clk or posedge areset) begin if(areset) begin out_5_low 두개의 코드는 동일한 동작을 합니다. 혹은 아래처럼 변경해도되죠 always @(posedge clk or posedge areset) begin if(areset) begin out_5_low 3가지 다 동일한 동작을 합니다. 문법적으로도 안되는 부분은 없죠.즉, if 를 2개 써도 문제 될 것은 없습니다. 혹 이해가 잘 안되시면 추가 질문 남겨주시기 바랍니다.확인하는데로 바로 답변 드리겠습니다!감사합니다!
- Lượt thích
- 1
- Số bình luận
- 2
- Lượt xem
- 91
Hỏi & Đáp
vivado 설치
안녕하세요 김종원님,죄송합니다. 설치파일을 공유하는것은 불법이라 불가능합니다.비슷한 질문이 다른 설계독학 강의에 있었네요.https://inf.run/njsJB즉 AMD 사에 직접 메일로 연락하시면 해결을 해주실겁니다. 조금 시간이 걸릴수도있지만 해결되실꺼에요!
- Lượt thích
- 2
- Số bình luận
- 1
- Lượt xem
- 130




