강의

N
챌린지

멘토링

N
클립

로드맵

Hardware

/

Semiconductor

Verilog Master Season 1 của 설계독학 (Bước nhảy vọt trong sự nghiệp của kỹ sư thiết kế số thông qua các bài toán coding test thực tế)

Đã đến lúc kiểm tra trình độ thiết kế của bạn. Trong thiết kế mạch bán dẫn, ngôn ngữ quan trọng nhất.. chính là Verilog. Hãy tự giải các câu hỏi thực tế đã được ra trong phỏng vấn thiết kế mạch trong và ngoài nước để tự đánh giá kỹ năng Verilog của mình. Bài kiểm tra code Verilog giờ đây không còn là lựa chọn mà là bắt buộc. Mẹo thực chiến của ETA, người xuất thân từ trường đại học địa phương và đã vào công ty bán dẫn nước ngoài, đừng bỏ lỡ!

(5.0) 4 đánh giá

58 học viên

  • semisgdh
  • ETA
Verilog HDL
system-verilog

Đánh giá từ những học viên đầu tiên

Dịch cái này sang tiếng Việt

  • Google, Apple, Qualcomm, v.v. Chuẩn bị phỏng vấn dựa trên các câu hỏi đã ra.

  • Kinh nghiệm thiết kế Verilog thực chiến

Học Verilog thực chiến đúng cách từ
kỹ sư thiết kế 11 năm kinh nghiệm

Bài kiểm tra lập trình Verilog, có nhất thiết phải chuẩn bị không?

Khi tuyển dụng vị trí thiết kế kỹ thuật số, bài kiểm tra lập trình được sử dụng thường xuyên hơn so với suy nghĩ ban đầu. Đối với các startup hoặc công ty nước ngoài tập trung vào thiết kế, bài kiểm tra thiết kế Verilog gần như là bắt buộc. Ngay cả khi không có bài kiểm tra, họ vẫn xác minh khả năng hiểu biết về thiết kế và tư duy code thông qua phỏng vấn trực tiếp, do đó nếu bạn đang chuẩn bị cho sự nghiệp trong lĩnh vực thiết kế thì 'quá trình trực tiếp giải quyết các bài toán thiết kế Verilog' sẽ là một trải nghiệm quan trọng.

verilog3

Vì vậy, khóa học này được cấu trúc như một khóa học thực chiến giúp phát triển khả năng thiết kế thông qua việc trực tiếp triển khai các vấn đề gặp phải trong coding test và công việc thực tế khóa học thực chiến. Tôi hy vọng bạn sẽ thành thạo Verilog cùng với các bài kiểm tra được thiết kế tỉ mỉ qua tổng cộng 4 giai đoạn.

✅ Được cấu trúc dựa trên các câu hỏi thực tế được ra trong phỏng vấn thiết kế mạch trong và ngoài nước.

✅ Tập trung vào thực hành để học cú pháp Verilog và nắm vững các khái niệm thông qua việc thiết kế trực tiếp bằng tay.

✅ Kỹ sư với 11 năm kinh nghiệm truyền đạt kinh nghiệm thiết kế tích lũy từ thực tế công việc qua từng đoạn mã.

✅ Đáp ứng nhu cầu của tất cả mọi người từ sinh viên đại học/người chuẩn bị việc làm đến kỹ sư mới vào nghề/junior, và cả những người có kinh nghiệm muốn chuyển việc.

Tại sao lại là bài giảng của ETA?

ETA, thành viên của nhóm 설계독학맛비, là kỹ sư thiết kế bán dẫn với 11 năm kinh nghiệm và có hiểu biết sâu sắc về thực tế Verilog hơn ai hết.

  • Dẫn dắt 2 dự án sản xuất hàng loạt tại công ty fabless vừa và nhỏ, có kinh nghiệm toàn bộ quy trình thiết kế frontend

  • Tại một công ty chuyên thiết kế IP phần cứng hiếm có trong nước, đã có 3 năm kinh nghiệm thiết kế và debug Verilog

  • Hiện đang làm thiết kế thực tế năm thứ 3 tại công ty nước ngoài thuộc Global Top5 Fabless

ETA_profile

Khóa học được đảm bảo bởi Top Knowledge Sharer, thiết kế tự học có hương vị đậm đà.

Xin chào, tôi là 설계독학맛비. Tôi đã thành lập một nhóm chia sẻ kiến thức cùng với các chuyên gia thực tế trong lĩnh vực bán dẫn để truyền đạt 'thiết kế thực sự' của bán dẫn và những hiểu biết sâu sắc về sự nghiệp dựa trên thực tế.

Khóa học này là khóa học đầu tiên của crew member, được Matbi - người có nhiều năm kinh nghiệm giảng dạy - trực tiếp kiểm tra và chỉnh sửa từ cấu trúc đến giải thích, code thực hành, đồng thời tự tay chỉnh sửa tất cả video để hoàn thiện thành nội dung giáo dục tối ưu.

Vượt qua việc chuẩn bị coding test,
quy trình học tập tích lũy kinh nghiệm thiết kế thực sự

Từ giới thiệu bài toán đến lời giải, và cả việc xác minh thiết kế sử dụng Waveform·Schematic được dùng trong thực tế.
Đây là quy trình học tập phản ánh dòng chảy thiết kế thực tế.

문제소개

Giới thiệu vấn đề

Chúng tôi cung cấp các bài tập ví dụ được cấu thành bởi bốn cấp độ.

3

Thời gian giải bài của học viên

Học viên giải bài tập trong thời gian giới hạn như trong thực tế. (Hãy tạm dừng video đếm ngược và thử giải bài)

4

Giải đáp mẫu

Giải quyết vấn đề từ góc nhìn của nhà thiết kế và giải thích các khái niệm cốt lõi cùng chiến lược triển khai.

5

Waveform

Thông qua kết quả mô phỏng, chúng ta xác nhận hoạt động và xác minh xem có phù hợp với ý định thiết kế hay không.

6

Sơ đồ

Kiểm tra cấu trúc mạch và hiểu một cách trực quan về cách mã được triển khai thành phần cứng thực tế.

4 cấp độ được
cấu thành một cách chi tiết.

roadmap_v2

Cấu trúc chương trình học Season 1

  • 00. Cấu hình môi trường
    Cài đặt Vivado, thiết lập môi trường mô phỏng, học cách sử dụng công cụ

  • Level 0: Giải bài tập thiết kế cơ bản
    Gate, bản đồ Karnaugh, vector/scalar, câu lệnh điều kiện, module, flip-flop, counter, FSM, viết testbench, v.v.

  • Level 1: Giải quyết bài tập thiết kế mở rộng thực tế
    Parity, Mux, Adder, ALU, Bin2Gray, điều khiển ngắt, pipeline, parameterization, v.v.
    Triển khai và xác minh các bài toán thiết kế mạch thực tế bằng Verilog.

  • Tóm tắt kết thúc
    Tổng hợp các khái niệm cốt lõi Lv0, Lv1, review code sai, cung cấp tóm tắt chuẩn bị phỏng vấn

Chúng tôi khuyến nghị khóa học này cho những người

1⃣ Sinh viên chuyên ngành, người chuẩn bị việc làm đang chuẩn bị cho bài kiểm tra coding thiết kế mạch
2⃣ Học viên cao học muốn học thiết kế RTL một cách có hệ thống theo hướng thực hành
3⃣ Kỹ sư mới vào nghề/cấp độ cơ bản muốn nâng cao Verilog lên trình độ thực tế
4⃣ Nhà thiết kế muốn mở rộng sang System-Verilog hoặc testbench

Sau khi hoàn thành khóa học này,

  • Có thể tự viết được cú pháp và cấu trúc cốt lõi của Verilog HDL.

  • Có thể triển khai các bài toán thiết kế xuất hiện trong phỏng vấn trong thời gian giới hạn.

  • Bạn sẽ có được sự tự tin để có thể trực tiếp thực hiện hoạt động và xác minh phần cứng.

  • Bạn có thể trang bị đầy đủ kỹ năng cần thiết cho khóa học nâng cao (Season2) - bước tiếp theo. (Dự kiến mở vào đầu năm sau)

Hẹn gặp lại trong công việc thực tế 👋

Thiết kế tự học tồn tại "dành cho những người tự học và phát triển thiết kế số". Nếu bạn cảm thấy Verilog khó, hãy bắt đầu với khóa học này. Chúng tôi là những nhà thiết kế đã chứng minh bằng thực lực, và bạn cũng có thể phát triển như vậy. Cảm ơn bạn đã đọc đến đây.

Tôi mong sẽ được gặp lại các bạn trong thực tế công việc.

ETA & Matbi Dream.

🎁 Chúng tôi tặng coupon giảm giá cho các thành viên cộng đồng tự học thiết kế! 🥰

Tham gia cộng đồng tự học thiết kế và nhận phiếu giảm giá! Link đăng ký (click)

Khuyến nghị cho
những người này

Khóa học này dành cho ai?

  • Người hướng đến công ty thiết kế mạch nước ngoài

  • Những ai muốn biết trình độ hiện tại của bản thân

Cần biết trước khi bắt đầu?

  • Verilog

  • Kiến thức thiết kế mạch bán dẫn

Xin chào
Đây là

4,066

Học viên

314

Đánh giá

1,273

Trả lời

5.0

Xếp hạng

5

Các khóa học

안녕하세요. 설계독학의 맛비입니다.

현) Global Top5 Fabless기업에서 HW IP 설계하고 있습니다.

세상에 없던 그리고 여러분들의 현업 생활에 도움이 되는, "진짜 반도체 설계 실무 강의"를 만들고 있습니다.

설계독학과 함께할 수 있는 링크입니다. 함께 즐공하고 성장해요!

Đồng giảng viên

Chương trình giảng dạy

Tất cả

46 bài giảng ∙ (9giờ 20phút)

Tài liệu khóa học:

Tài liệu bài giảng
Ngày đăng: 
Cập nhật lần cuối: 

Đánh giá

Tất cả

4 đánh giá

5.0

4 đánh giá

  • 전자공님의 프로필 이미지
    전자공

    Đánh giá 1

    ∙

    Đánh giá trung bình 5.0

    Đã chỉnh sửa

    5

    100% đã tham gia

    감사합니다. 정말 유익했습니다. 다음이 기대 됩니다.

    • ETA
      Giảng viên

      전자공님 좋은 말씀 감사합니다. 도움이 되셨다니 정말 기쁩니다. 시즌2는 더 유익한 강의로 준비하겠습니다!

    • 설계독학맛비
      Giảng viên

      전자공님, 소중한 수강평 남겨주셔서 감사합니다. 강의가 유익하셨다니 저도 큰 보람을 느낍니다. ETA 님 말씀처럼 시즌2에서는 더 깊이 있고 실질적인 내용을 담아 준비하고 있으니 기대해 주셔도 좋습니다. 끝까지 함께해 주셔서 감사합니다!

  • nwsong님의 프로필 이미지
    nwsong

    Đánh giá 2

    ∙

    Đánh giá trung bình 5.0

    5

    32% đã tham gia

    • 설계독학맛비
      Giảng viên

      31% 시점에서 이렇게 좋은 평가 남겨주셔서 감사합니다! 강의 흐름이 잘 전달되고 있다는 뜻 같아 큰 힘이 됩니다. 실전 문제들을 통해 설계 감각이 차곡차곡 쌓이실 수 있도록 남은 강의도 더욱 탄탄하게 이어드릴게요. 완강까지 함께 달려보시죠! 응원합니다!

  • sunny75님의 프로필 이미지
    sunny75

    Đánh giá 102

    ∙

    Đánh giá trung bình 5.0

    Đã chỉnh sửa

    5

    100% đã tham gia

    (25/08/03/일 18:32) 강의를 듣고, 많이 이해 했습니다. 카르노맵도 알게 되었네요. 좋은 강의 만들어 주셔서 감사합니다( 참고로 로드맵 다 들었네요. ㅎㅎㅎ ).

    • 설계독학맛비
      Giảng viên

      sunny75님, Verilog 마스터 시리즈의 로드맵 전체를 함께 완주해주셨다니 정말 감동입니다! 카르노맵까지 정확히 짚어가며 흐름을 이해하셨다는 말씀에 강의자로서 큰 보람을 느낍니다. 첫 수강평을 이렇게 힘 되는 말씀으로 열어주셔서 감사합니다. 앞으로도 더욱 탄탄한 설계 여정을 위해 함께 달려보겠습니다. 고맙습니다!

  • smj5402님의 프로필 이미지
    smj5402

    Đánh giá 4

    ∙

    Đánh giá trung bình 5.0

    5

    100% đã tham gia

    많은 도움이 되었습니다.

    • 설계독학맛비
      Giảng viên

      손민재님, 소중한 수강평 남겨주셔서 감사합니다. 신규 강의의 세 번째 수강평이라 더욱 의미가 깊습니다. 도움이 되었다는 말씀은 강의를 준비한 입장에서 가장 큰 보람이 되는 부분인데요. 이번 과정이 단순히 지식을 전달하는 것을 넘어 실제 설계 감각을 키우는 데 도움이 되셨길 바랍니다. 앞으로 더 깊이 있는 내용으로 이어질 예정이니, 끝까지 함께 완주하시면서 한 단계 더 성장하시길 응원하겠습니다.

5.758.757 ₫

Khóa học khác của semisgdh

Hãy khám phá các khóa học khác của giảng viên!

설계독학맛비's 실전 FPGA를 이용한 HW 가속기 설계 (LED 제어부터 Fully Connected Layer 가속기 설계까지)강의 썸네일

설계독학맛비's 실전 FPGA를 이용한 HW 가속기 설계 (LED 제어부터 Fully Connected Layer 가속기 설계까지)

설계독학맛비

설계독학맛비와 함께! FPGA의 기본 지식과 HW 가속기 설계 경험을 쌓아봅시다.

중급이상

중급이상

FPGA, 임베디드

설계독학맛비's 실전 FPGA를 이용한 HW 가속기 설계 (LED 제어부터 Fully Connected Layer 가속기 설계까지)강의 썸네일

설계독학맛비's 실전 FPGA를 이용한 HW 가속기 설계 (LED 제어부터 Fully Connected Layer 가속기 설계까지)

설계독학맛비

설계독학맛비's 실전 Verilog HDL Season 1 (Clock부터 Internal Memory까지)강의 썸네일

설계독학맛비's 실전 Verilog HDL Season 1 (Clock부터 Internal Memory까지)

설계독학맛비

현업자와 함께 Verilog HDL을 이용하여 비메모리 반도체 설계의 기본 지식과 경험을 쌓아봅시다.

초급

초급

Verilog HDL, FPGA, 임베디드

설계독학맛비's 실전 Verilog HDL Season 1 (Clock부터 Internal Memory까지)강의 썸네일

설계독학맛비's 실전 Verilog HDL Season 1 (Clock부터 Internal Memory까지)

설계독학맛비

설계독학맛비's 실전 Verilog HDL Season 2 (AMBA AXI4 완전정복)강의 썸네일

설계독학맛비's 실전 Verilog HDL Season 2 (AMBA AXI4 완전정복)

설계독학맛비

설계독학과 함께 Verilog HDL을 이용하여 SoC Bus의 기본이 되는 AMBA AXI4 설계와 VIP 검증 경험을 쌓아봅시다!

중급이상

중급이상

Verilog HDL, FPGA, amba

설계독학맛비's 실전 Verilog HDL Season 2 (AMBA AXI4 완전정복)강의 썸네일

설계독학맛비's 실전 Verilog HDL Season 2 (AMBA AXI4 완전정복)

설계독학맛비

설계독학맛비's 실전 AI HW 설계를 위한 바이블, CNN 연산 완전정복 (Verilog HDL + FPGA 를 이용한 가속기 실습)강의 썸네일

설계독학맛비's 실전 AI HW 설계를 위한 바이블, CNN 연산 완전정복 (Verilog HDL + FPGA 를 이용한 가속기 실습)

설계독학맛비

맛비와 함께 AI 하드웨어의 기본을 공부합니다. 비메모리 설계 전문가로서 좋은 AI HW를 설계하기 위한 필수 지식을 담았습니다.

중급이상

중급이상

Verilog HDL, FPGA, CNN

설계독학맛비's 실전 AI HW 설계를 위한 바이블, CNN 연산 완전정복 (Verilog HDL + FPGA 를 이용한 가속기 실습)강의 썸네일

설계독학맛비's 실전 AI HW 설계를 위한 바이블, CNN 연산 완전정복 (Verilog HDL + FPGA 를 이용한 가속기 실습)

설계독학맛비

Khóa học tương tự

Khám phá các khóa học khác trong cùng lĩnh vực!

설계독학맛비's 실전 Verilog HDL Season 2 (AMBA AXI4 완전정복)강의 썸네일

설계독학맛비's 실전 Verilog HDL Season 2 (AMBA AXI4 완전정복)

설계독학맛비

설계독학과 함께 Verilog HDL을 이용하여 SoC Bus의 기본이 되는 AMBA AXI4 설계와 VIP 검증 경험을 쌓아봅시다!

중급이상

중급이상

Verilog HDL, FPGA, amba

설계독학맛비's 실전 Verilog HDL Season 2 (AMBA AXI4 완전정복)강의 썸네일

설계독학맛비's 실전 Verilog HDL Season 2 (AMBA AXI4 완전정복)

설계독학맛비

회로설계 입문자를 위한 디지털, 아날로그 설계와 실무 Project강의 썸네일

회로설계 입문자를 위한 디지털, 아날로그 설계와 실무 Project

회로설계 멘토 삼코치

삼성전자 현직자가 알려주는 디지털/아날로그 회로설계 기초와 실무! 회로설계 용어집, 세부 직무 선택 방법, 직무 면접 대비법까지 모두 받아가세요!

초급

초급

Verilog HDL, FPGA, amp

회로설계 입문자를 위한 디지털, 아날로그 설계와 실무 Project강의 썸네일

회로설계 입문자를 위한 디지털, 아날로그 설계와 실무 Project

회로설계 멘토 삼코치

Verilog FPGA Program 6 - DDR Arbiter (Arty A7-35T)강의 썸네일

Verilog FPGA Program 6 - DDR Arbiter (Arty A7-35T)

alex

본 강의는 DDR Memory Arbiter를 구현합니다.

초급

초급

FPGA, Verilog HDL

Verilog FPGA Program 6 - DDR Arbiter (Arty A7-35T)강의 썸네일

Verilog FPGA Program 6 - DDR Arbiter (Arty A7-35T)

alex

Verilog FPGA Program 6 - DDR Arbiter (HIL-A35T)강의 썸네일

Verilog FPGA Program 6 - DDR Arbiter (HIL-A35T)

alex

본 강의는 DDR Memory Arbiter를 구현합니다.

초급

초급

Verilog HDL, FPGA

Verilog FPGA Program 6 - DDR Arbiter (HIL-A35T)강의 썸네일

Verilog FPGA Program 6 - DDR Arbiter (HIL-A35T)

alex

Verilog FPGA Program 1 (Zynq mini 7020)강의 썸네일

Verilog FPGA Program 1 (Zynq mini 7020)

alex

이 강의를 통하여 수강생들은 Zynq 보드를 활용하여 Verilog를 구현하는 내용을 배우게 됩니다.

초급

초급

Verilog HDL, FPGA, zynq

Verilog FPGA Program 1 (Zynq mini 7020)강의 썸네일

Verilog FPGA Program 1 (Zynq mini 7020)

alex

FPGA에 UART 구현하기강의 썸네일

FPGA에 UART 구현하기

EasyFPGA

UART는 가장 기본적이며 널리 활용되는 시리얼 통신 방식으로, FPGA 설계를 처음 접하는 입문자에게 매우 적합한 학습 주제입니다. 본 강의에서는 UART의 통신 원리와 프레임 구조를 상세히 이해하고, 이를 기반으로 RTL(Register Transfer Level) 설계를 통해 송수신 로직을 직접 구현해보는 과정을 진행합니다. FPGA 상에서 UART를 구현함으로써 디지털 회로 설계 능력을 체계적으로 키우고, 시뮬레이션 및 검증을 통해 실제 하드웨어 수준에서 동작을 확인하는 경험을 쌓을 수 있습니다. 또한 Soft Processor인 MicroBlaze와 Xilinx UART IP를 활용한 방식도 함께 학습하여, 프로세서 기반의 시스템 설계 흐름 및 인터페이스 구성을 폭넓게 이해하게 됩니다. 이를 통해 논리 설계와 프로세서 설계를 아우르는 포괄적인 개발 역량을 갖출 수 있습니다.

초급

초급

FPGA, system-verilog, uart

FPGA에 UART 구현하기강의 썸네일

FPGA에 UART 구현하기

EasyFPGA