Nhập môn Verilog-HDL cho thiết kế bán dẫn kỹ thuật số

Cơ bản / FPGA, verilog, cpu-architecture, system-verilog, hardware

Đây là khóa học thực hành miễn phí, hướng dẫn trực tiếp triển khai cấu trúc tính toán song song cốt lõi của chip bán dẫn AI — Systolic Array — bằng Verilog và kiểm chứng qua mô phỏng Vivado. Thông qua ví dụ về cấu trúc Output-Stationary 3×3, bạn sẽ học từng bước từ thiết kế Processing Element, Input Skewing, phân tích Wavefront đến kiểm chứng bằng Testbench, qua đó hoàn toàn nắm vững nguyên lý tính toán cơ bản của NPU AI mà không cần bo mạch FPGA.

Cơ bản

FPGA, verilog, cpu-architecture

Bộ tính toán cốt lõi của AI NPU được triển khai bằng Verilog | Thực hành mảng Systolic 3×3

EdgeChipLab

Cơ bản / FPGA, verilog, cpu-architecture, system-verilog, hardware

Nhập môn thiết kế FSM | Từ sơ đồ trạng thái đến triển khai 3-process bằng Verilog-HDL

EdgeChipLab

Nhập môn / verilog, diagram, digital-logic, context-switching, rtl

Đây là khóa học miễn phí giúp bạn học một cách có hệ thống về thiết kế FSM (Finite State Machine) — nền tảng của các mạch điều khiển bán dẫn số — từ những kiến thức cơ bản. Thông qua ví dụ Pattern Detector, bạn sẽ từng bước nắm vững quy trình thiết kế thực tế, bao gồm so sánh cấu trúc Moore và Mealy, xây dựng State Diagram, suy ra Truth Table và lập trình Verilog-HDL theo phương pháp 3-Process Coding. Khóa học giúp bạn xây dựng nền tảng lý thuyết thiết yếu về thiết kế phần cứng số như FPGA, CPU RISC-V và NPU AI.

Nhập môn

verilog, diagram, digital-logic

Nhập môn thiết kế FSM | Từ sơ đồ trạng thái đến triển khai 3-process bằng Verilog-HDL

EdgeChipLab

Nhập môn / verilog, diagram, digital-logic, context-switching, rtl

Xây dựng môi trường thiết kế FPGA·NPU·CPU dựa trên Vivado·Python

EdgeChipLab

Nhập môn / Python, FPGA, jupyter-notebook, vivado

Khóa học này miễn phí, hướng dẫn bạn tự thiết lập từ đầu môi trường phát triển AMD Vivado và Python cần thiết cho thực hành thiết kế FPGA và NPU.

Nhập môn

Python, FPGA, jupyter-notebook

Xây dựng môi trường thiết kế FPGA·NPU·CPU dựa trên Vivado·Python

EdgeChipLab

Nhập môn / Python, FPGA, jupyter-notebook, vivado

Xây dựng NPU MNIST với FPGA — Từ RTL đến kiểm chứng Bit-True

EdgeChipLab

5.427.617 ₫

Trung cấp trở lên / Artificial Neural Network, Computer Vision(CV), Verilog HDL, FPGA, verification, AI, rtl

Đưa mạng thần kinh lên FPGA — cụm từ này nghe có vẻ quen thuộc, nhưng số người thực sự làm được điều đó lại rất hiếm. Nếu bạn muốn đi trước một bước trong các đồ án tốt nghiệp (Capstone), các cuộc thi hay tác phẩm tốt nghiệp, bạn cần phải vượt xa việc chỉ huấn luyện mô hình; bạn phải có khả năng tự mình tạo ra và chứng minh cách các phép toán đó vận hành bên trong một con chip thực thụ. Khóa học này sẽ giúp bạn lấp đầy khoảng cách đó — khoảng cách giữa lý thuyết và phần cứng thực tế. Bạn sẽ tự tay hoàn thiện từ đầu đến cuối một bộ tăng tốc mạng thần kinh (NPU) nhận dạng chữ số MNIST, từ việc đọc thông số kỹ thuật đến xây dựng mô hình Golden Model bằng Python, thiết kế Verilog RTL và kiểm chứng trên FPGA. Từ lớp Conv được tạo bởi Line Buffer và MAC song song, qua ReLU, MaxPool, Flatten cho đến lớp Fully Connected và Argmax — bạn sẽ tích hợp chín khối chức năng vào một con chip duy nhất và tự mình chứng minh rằng "kết quả từ Python và đầu ra phần cứng không khác nhau dù chỉ một bit (Bit-True)". Khóa học cũng bao gồm cách vượt qua những khoảnh khắc gây ức chế khi mô phỏng chạy bình thường nhưng kết quả lại khác biệt một cách tinh vi. Tôi sẽ chỉ ra từng bí quyết thực tế mà các giáo trình học sâu thông thường không đề cập đến, chẳng hạn như lượng tử hóa số nguyên, chuyển đổi thứ tự trục mảng, hay ngăn chặn tràn bộ tích lũy. Tôi đã đúc kết những kinh nghiệm xương máu từ quá trình thiết kế CPU RISC-V và kiểm chứng Bit-True trên FPGA trong thời gian dài vào khóa học này, để các bạn không phải lặp lại những sai lầm đó. Sau khi kết thúc khóa học, bạn sẽ nắm trong tay một dự án phần cứng hoàn chỉnh mà bạn có thể tự tin nói rằng mình đã "tự tay thiết kế và chứng minh".

Trung cấp trở lên

Artificial Neural Network, Computer Vision(CV), Verilog HDL

Xây dựng NPU MNIST với FPGA — Từ RTL đến kiểm chứng Bit-True

EdgeChipLab

5.427.617 ₫

Trung cấp trở lên / Artificial Neural Network, Computer Vision(CV), Verilog HDL, FPGA, verification, AI, rtl

Nhập môn bán dẫn AI gói gọn trong một tệp Excel mà không cần công cụ EDA

EdgeChipLab

1.995.016 ₫

Nhập môn / AI, Excel, Computer Architecture, GPU, Machine Learning(ML), Self Improvement, Tech Interview

Bạn đã từng bỏ cuộc khi học Verilog và các công cụ EDA? Một giáo sư khoa bán dẫn, người trực tiếp thiết kế NPU, sẽ hướng dẫn bạn cách hiểu từ CPU đến NPU thông qua việc tính toán với 9 tệp Excel.

Nhập môn

AI, Excel, Computer Architecture

Nhập môn bán dẫn AI gói gọn trong một tệp Excel mà không cần công cụ EDA

EdgeChipLab

1.995.016 ₫

Nhập môn / AI, Excel, Computer Architecture, GPU, Machine Learning(ML), Self Improvement, Tech Interview

Thực hành Python học máy để triển khai trên FPGA

EdgeChipLab

1.760.308 ₫

Trung cấp trở lên / Python, Machine Learning(ML), Artificial Neural Network, Numpy, Scikit-Learn, FPGA, AI

Khi học máy học, bạn học cách nâng cao độ chính xác. Nhưng ngay khoảnh khắc muốn đưa mô hình đó lên một con chip thực tế, vẫn còn những câu hỏi mà không ai nói cho bạn biết. Mô hình này thực hiện bao nhiêu phép nhân? Nó cần ghi nhớ bao nhiêu và những gì? Thông số của con chip đang nhắm tới có đáp ứng được các yêu cầu đó không? Giáo trình máy học nói về độ chính xác, còn giáo trình bán dẫn nói về mạch điện, nhưng tài liệu kết nối hai lĩnh vực này lại rất hiếm. Khi triển khai CPU RISC-V và NPU trên FPGA, tôi đã nhiều lần đối mặt với khoảng cách đó. Đó là tình huống mô hình có độ chính xác cao nhất lại không thể chạy trên bo mạch. Trong khóa học này, bạn sẽ trực tiếp xây dựng sáu thuật toán bằng Python, đồng thời đo số phép nhân, phép so sánh, bộ nhớ và độ chính xác ở mỗi bước. Sau đó, các giá trị này được quy đổi thành tài nguyên trên một bo mạch FPGA thực tế. Chỉ nói “bao nhiêu phép nhân” thì không đủ để hình dung quy mô, nhưng nếu nói “chiếm bao nhiêu phần trăm tài nguyên của bo mạch” thì bạn có thể đưa ra quyết định. Sau khi hoàn thành chín Lab và đưa sáu mô hình vào cùng một bảng, bạn sẽ thấy một bức tranh khác với dự đoán. Chúng ta đã dành chín bài để đếm số phép nhân, nhưng thứ thực sự trở thành nút thắt lại không phải là phép nhân. Sau đó, chúng ta sẽ hạ độ chính xác xuống dạng số nguyên, quản lý số chữ số và xây dựng cả tiêu chí để đánh giá mạch. Bạn không cần có bo mạch FPGA. Khóa học được thực hiện hoàn toàn bằng Python, còn bo mạch chỉ được sử dụng làm 기준 để quy đổi các giá trị đo được.

Trung cấp trở lên

Python, Machine Learning(ML), Artificial Neural Network

Thực hành Python học máy để triển khai trên FPGA

EdgeChipLab

1.760.308 ₫

Trung cấp trở lên / Python, Machine Learning(ML), Artificial Neural Network, Numpy, Scikit-Learn, FPGA, AI

Lý thuyết thiết yếu cho thiết kế chất bán dẫn AI — từ nơ-ron đến LLM

EdgeChipLab

205.369 ₫

Nhập môn / Deep Learning(DL), Machine Learning(ML), CNN, transformer, LLM, Artificial Neural Network, AI

4.0

(1)

Nếu muốn tự mình thiết kế các chất bán dẫn AI như NPU, bộ tăng tốc Transformer hay mini LLM, bạn cần nắm được bằng lý thuyết tại sao các phép tính bên trong chúng lại diễn ra. Khóa học này cô đọng trong ba phần những tinh túy lý thuyết thiết yếu cho thiết kế phần cứng, từ một nơ-ron đơn lẻ đến CNN, Transformer và LLM. Không phải là học thuộc công thức, mà là dùng trực giác để hiểu “tại sao lại như vậy”; một giáo sư đương nhiệm với 30 năm kinh nghiệm trong ngành bán dẫn sẽ kết nối lý thuyết phần mềm với việc triển khai phần cứng thành một thể thống nhất.

Nhập môn

Deep Learning(DL), Machine Learning(ML), CNN

Lý thuyết thiết yếu cho thiết kế chất bán dẫn AI — từ nơ-ron đến LLM

EdgeChipLab

205.369 ₫

Nhập môn / Deep Learning(DL), Machine Learning(ML), CNN, transformer, LLM, Artificial Neural Network, AI

4.0

(1)

Tất tần tật về vị trí kỹ sư bán dẫn: Định hướng nghề nghiệp của tôi qua phân tích tuyển dụng tại các công ty toàn cầu

EdgeChipLab

616.108 ₫

Ưu đãi đặt sớm

28%

440.077 ₫

Nhập môn / Portfolio, asic, leader, career, job-analysis

Học về hệ thống 7 lĩnh vực kỹ thuật và 35 vị trí kỹ thuật được xây dựng thông qua việc phân tích tài liệu tuyển dụng của 19 công ty bán dẫn toàn cầu bởi chuyên gia có 30 năm kinh nghiệm tại Bộ phận DS của Samsung Electronics. Tìm hiểu công việc thực tế và năng lực cần thiết của từng vị trí, từ thiết kế, quy trình, linh kiện, đóng gói đến phân tích dữ liệu; khám phá các lĩnh vực mà mỗi chuyên ngành có thể theo đuổi và xây dựng chiến lược chuẩn bị xin việc. ※Hướng dẫn về ngôn ngữ giảng dạy: Slide bài giảng bằng tiếng Anh, phần thuyết minh bài giảng bằng tiếng Hàn. Đây là hình thức được thiết kế nhằm truyền đạt chính xác các thuật ngữ kỹ thuật và cách diễn đạt về vị trí công việc được sử dụng trong JD của các công ty bán dẫn toàn cầu.

Nhập môn

Portfolio, asic, leader

Tất tần tật về vị trí kỹ sư bán dẫn: Định hướng nghề nghiệp của tôi qua phân tích tuyển dụng tại các công ty toàn cầu

EdgeChipLab

616.108 ₫

Ưu đãi đặt sớm

28%

440.077 ₫

Nhập môn / Portfolio, asic, leader, career, job-analysis

Thiết kế CPU RISC-V để triển khai FPGA ③ Tự xây dựng CPU hoàn chỉnh với 40 lệnh RV32I

EdgeChipLab

Trung cấp trở lên / FPGA, verilog, riscv, rtl, cpu-architecture, cpu, AI

Khi học về CPU và RISC-V, bạn có thể hiểu được chức năng của các lệnh nhưng lại gặp khó khăn ở những câu hỏi như: “Các lệnh này được thực thi như thế nào trên phần cứng thực tế?” và “Làm thế nào để xác nhận CPU do chính mình thiết kế thực sự hoạt động đúng?”. Nhiều tài liệu trên thị trường chỉ dừng ở việc giải thích ISA hoặc các ví dụ CPU đơn giản; trong nhiều trường hợp, người học cũng chỉ sử dụng các IP hoàn thiện. Vì vậy, không dễ để trải nghiệm toàn bộ quá trình tự thiết kế, xác minh CPU và chạy chương trình trên FPGA thực tế. Tôi đã có nhiều năm kinh nghiệm nghiên cứu, phát triển và kinh doanh trong lĩnh vực bán dẫn hệ thống, đồng thời hiện đang giảng dạy về thiết kế bán dẫn và FPGA tại trường đại học. Qua đó, tôi nhận thấy rõ khoảng cách trong quá trình học tập này. Vì vậy, khóa học được xây dựng không theo phương pháp cung cấp một CPU hoàn thiện rồi chỉ kiểm tra hoạt động, mà bắt đầu từ câu hỏi “Cần có những phần cứng nào để thực thi các lệnh RV32I?”, từ đó trực tiếp thiết kế cấu trúc CPU theo phương pháp White Box. Trong Volume 3, dựa trên TinyRV32I của Volume 2, chúng ta mở rộng thành CPU 32-bit Full-Version sử dụng 40 lệnh RV32I. Data path, Decoder, Branch·Jump và Byte/Halfword Memory Access được mở rộng; đồng thời triển khai Forwarding và Load-Use Interlock để Pipeline 5 tầng có thể tự xử lý các phụ thuộc dữ liệu. Tiếp đó, bằng cách tích hợp CSR, Exception, Interrupt, Trap và MRET, chúng ta hoàn thiện một CPU có khả năng xử lý không chỉ việc thực thi chương trình thông thường mà cả các ngoại lệ và sự kiện bên ngoài. Quá trình thiết kế không kết thúc ở RTL Simulation. Chúng ta sẽ thực thi chương trình thực tế trên CPU, so sánh kết quả với Spike Reference Model, đồng thời học về mục đích cũng như quy trình thực hiện và đánh giá của RISC-V Architecture Compatibility Test thông qua các trường hợp xác minh thực tế. Cuối cùng, CPU đã được xác minh sẽ được triển khai trên FPGA Arty S7-25, nhận đầu vào từ Switch và Button, thực thi chương trình và kiểm tra kết quả được xuất ra LED. Vấn đề mà khóa học này hướng tới không đơn giản chỉ là biết thêm nhiều lệnh RISC-V. Mục tiêu là kết nối các bước từ lệnh → kiến trúc CPU → Verilog RTL → điều khiển Pipeline → thực thi chương trình → xác minh dựa trên tiêu chuẩn → hoạt động thực tế trên FPGA thành một quy trình thống nhất, giúp học viên hiểu một cách căn bản cấu trúc bên trong CPU và hình thành năng lực kỹ thuật để tự thiết kế, xác minh CPU.

Trung cấp trở lên

FPGA, verilog, riscv

Thiết kế CPU RISC-V để triển khai FPGA ③ Tự xây dựng CPU hoàn chỉnh với 40 lệnh RV32I

EdgeChipLab

Trung cấp trở lên / FPGA, verilog, riscv, rtl, cpu-architecture, cpu, AI

Thiết kế CPU RISC-V để triển khai trên FPGA ② Tự xây dựng TinyRV32I với pipeline 5 tầng

EdgeChipLab

Trung cấp trở lên / Architecture, FPGA, verilog, cpu, riscv, AI, rtl

Bắt đầu từ nguyên lý hoạt động của các lệnh RISC-V, đây là khóa học thực hành thiết kế CPU 32-bit với cấu trúc pipeline 5 tầng, hoàn thiện từ việc triển khai Verilog RTL, kiểm chứng bằng mô phỏng cho đến chạy thực tế trên FPGA. Trong số 40 lệnh của RV32I, khóa học lựa chọn 14 lệnh cần thiết để tìm hiểu cấu trúc cốt lõi của CPU và từng bước xây dựng TinyRV32I. Bạn sẽ trực tiếp thiết kế và kiểm chứng các cấu trúc cốt lõi tạo nên một CPU thực tế, bao gồm datapath, thanh ghi pipeline, ALU và mạch điều khiển, Branch, Hazard, Stall·Flush, Memory-Mapped I/O, v.v. Khóa học cung cấp Verilog RTL, Testbench, chương trình Assembly, Memory Image và tệp ràng buộc FPGA được sử dụng trong bài giảng. Cuối cùng, bạn sẽ chạy chương trình thực tế trên FPGA Arty S7-25 bằng chính CPU do mình thiết kế. Khóa học không kết thúc tại đây. Sau khi hoàn thiện cấu trúc cốt lõi của CPU thông qua TinyRV32I, bạn sẽ tiếp tục với lộ trình thiết kế CPU theo từng giai đoạn, mở rộng thành Full RV32I CPU hỗ trợ toàn bộ 40 lệnh RV32I trong các khóa học tiếp theo.

Trung cấp trở lên

Architecture, FPGA, verilog

Thiết kế CPU RISC-V để triển khai trên FPGA ② Tự xây dựng TinyRV32I với pipeline 5 tầng

EdgeChipLab

Trung cấp trở lên / Architecture, FPGA, verilog, cpu, riscv, AI, rtl

Thiết kế CPU RISC-V để triển khai FPGA ① Tìm hiểu cấu trúc lệnh và nguyên lý thực thi RV32I bằng Python

EdgeChipLab

Cơ bản / riscv, cpu-architecture, instruction-set-architecture, FPGA, Computer Architecture

5.0

(1)

Khi quyết định tự xây dựng một CPU, phần lớn mọi người thường bắt đầu bằng việc tìm sơ đồ mạch. Nhưng ngay khi mở bản vẽ ra, những câu hỏi không thể trả lời xuất hiện. Tại sao khối này phải nằm ở đây? Tại sao cổng đọc thanh ghi lại có hai cái? Tất cả câu trả lời đều nằm trong tập lệnh. Khi biết tập lệnh yêu cầu điều gì, ta sẽ xác định được cần những mạch nào. Làm theo thứ tự ngược lại thì không được. Đã có khá nhiều khóa học về RISC-V. Nhưng phần lớn chỉ hiển thị một giá trị trên slide, nói “nó hoạt động như thế này” rồi chuyển sang phần tiếp theo. Người học không có cách nào kiểm chứng giá trị đó có đúng hay không. Khóa học này đi kèm một trình mô phỏng thực thi lệnh bằng Python. Khi nhập run ADD, mã máy sẽ được lắp ráp ngay tại chỗ, 32 bit sẽ được phân tách theo từng trường, và sự thay đổi của các thanh ghi sẽ hiển thị trên màn hình. Mọi con số trong giáo trình đều là kết quả chạy từ công cụ này và sẽ được tái hiện y hệt trên màn hình của bạn. Trình gỡ lỗi thương mại cần giấy phép, còn trình mô phỏng thì vướng ở khâu cài đặt. Công cụ này chỉ cần có Python là đủ. Không cần bo mạch, giấy phép hay cài đặt. Đây là quá trình trực tiếp thực thi toàn bộ 40 lệnh RV32I, không bỏ sót một lệnh nào, để tự mình khám phá xem mạch cần phải làm gì.

Cơ bản

riscv, cpu-architecture, instruction-set-architecture

Thiết kế CPU RISC-V để triển khai FPGA ① Tìm hiểu cấu trúc lệnh và nguyên lý thực thi RV32I bằng Python

EdgeChipLab

Cơ bản / riscv, cpu-architecture, instruction-set-architecture, FPGA, Computer Architecture

5.0

(1)

Thực hành phần cứng với FPGA — Từ đồng hồ kỹ thuật số đến hình ảnh camera thời gian thực

EdgeChipLab

Cơ bản / FPGA, Verilog HDL, vivado, simulation, digital-logic, verification

Đây là khóa học dành cho những ai đã học cú pháp Verilog nhưng vẫn còn lúng túng với câu hỏi "Vậy thì nên tạo ra cái gì?". Chỉ với một bo mạch FPGA, bạn sẽ trực tiếp thiết kế bốn loại phần cứng: đồng hồ kỹ thuật số, cảm biến khoảng cách siêu âm, màn hình OLED và cả hình ảnh camera thời gian thực. Độ khó sẽ tăng dần từ đầu ra đến đầu vào·điều khiển, hiển thị và hình ảnh, giúp bạn nắm vững thiết kế kỹ thuật số thông qua việc tạo ra các sản phẩm thực tế có thể nhìn thấy được. Một giáo sư đương nhiệm với 30 năm kinh nghiệm trong ngành bán dẫn sẽ trực tiếp giảng dạy những nội dung đã được kiểm chứng trên FPGA thực tế.

Cơ bản

FPGA, Verilog HDL, vivado

Thực hành phần cứng với FPGA — Từ đồng hồ kỹ thuật số đến hình ảnh camera thời gian thực

EdgeChipLab

Cơ bản / FPGA, Verilog HDL, vivado, simulation, digital-logic, verification

Tạo bộ tăng tốc AI bằng FPGA — Từ xử lý hình ảnh đến huấn luyện CNN và kiểm chứng phần cứng

EdgeChipLab

4.518.124 ₫

Trung cấp trở lên / FPGA, Verilog HDL, vivado, CNN, AI, image-classification, verification

Nhiều người đã học về FPGA và Verilog nhưng lại gặp khó khăn ở câu hỏi "Vậy làm thế nào để trực tiếp tạo ra một bộ tăng tốc AI?". Khóa học này sẽ giải đáp thắc mắc đó. Chỉ với một tấm FPGA phổ thông và các công cụ miễn phí, bạn sẽ bắt đầu từ việc tự tay thiết kế kernel 3×3, trực tiếp huấn luyện CNN, lượng tử hóa các trọng số đã học sang INT8 để đưa vào phần cứng, và cuối cùng là kiểm chứng xem nó có khớp hoàn toàn (Bit-True) với mô hình Python đến từng bit hay không. Với 30 năm kinh nghiệm trong ngành bán dẫn và tư cách là giáo sư đương nhiệm, tôi chỉ dạy những nội dung đã được kiểm chứng trên FPGA thực tế dưới dạng các 'mạch điện hoạt động được'. Thay vì lý thuyết suông, bạn sẽ có được trải nghiệm tự tay thiết kế và chứng minh, từ đó trang bị năng lực thực chiến đáp ứng yêu cầu trong lĩnh vực thiết kế Fabless và chip bán dẫn AI.

Trung cấp trở lên

FPGA, Verilog HDL, vivado

Tạo bộ tăng tốc AI bằng FPGA — Từ xử lý hình ảnh đến huấn luyện CNN và kiểm chứng phần cứng

EdgeChipLab

4.518.124 ₫

Trung cấp trở lên / FPGA, Verilog HDL, vivado, CNN, AI, image-classification, verification

Khóa học tương tự

Khám phá các khóa học khác trong cùng lĩnh vực!

Thiết kế kỹ thuật số, tương tự và dự án thực tế dành cho người mới bắt đầu thiết kế mạch điện chuyên nghiệp

samcoach

2.053.693 ₫

Cơ bản / Verilog HDL, FPGA, amp, circuit

4.9

(59)

400+

Kiến thức cơ bản và thực tiễn về thiết kế mạch kỹ thuật số/tương tự được chia sẻ bởi nhân viên đang làm việc tại Samsung Electronics! Nhận ngay tất cả từ bảng thuật ngữ thiết kế mạch, cách chọn vị trí công việc chi tiết, đến phương pháp chuẩn bị phỏng vấn chuyên môn!

Cơ bản

Verilog HDL, FPGA, amp

Thiết kế kỹ thuật số, tương tự và dự án thực tế dành cho người mới bắt đầu thiết kế mạch điện chuyên nghiệp

samcoach

2.053.693 ₫

Cơ bản / Verilog HDL, FPGA, amp, circuit

4.9

(59)

400+

Thực hành thiết kế phần cứng PCB: Dự án thiết kế bo mạch mixed-signal sử dụng STM32

samcoach

5.544.971 ₫

Trung cấp trở lên / orcad, kicad, artwork, stm32, hardware, MCU

5.0

(153)

700+

Năng lực cạnh tranh trong thiết kế mạch, suy cho cùng, cốt lõi nằm ở kinh nghiệm đa dạng trong nhiều lĩnh vực! Hãy cùng một lúc trang bị mọi kiến thức và kinh nghiệm về HW như MCU STM32, Ethernet PHY, Motor Driver, ADC/DAC, EMI, ESD, v.v.!

Trung cấp trở lên

orcad, kicad, artwork

Thực hành thiết kế phần cứng PCB: Dự án thiết kế bo mạch mixed-signal sử dụng STM32

samcoach

5.544.971 ₫

Trung cấp trở lên / orcad, kicad, artwork, stm32, hardware, MCU

5.0

(153)

700+

Làm chủ Verilog của 설계독학 Season 2 (Trùm cuối Test Code thực tế: Hoàn thiện tấm vé nhảy việc với các bài toán khó)

semisgdh

Trung cấp trở lên / Verilog HDL, FPGA, system-verilog, rtl

5.0

(1)

Phản hồi thường xuyên

Nếu như Phần 1 là để kiểm tra năng lực và củng cố kiến thức cơ bản, thì Phần 2 là khóa huấn luyện thực chiến cô đọng chỉ dành riêng cho việc 'trúng tuyển và chuyển việc'. Vượt qua những kiến thức ngữ pháp đơn thuần hay cấp độ cổng logic (gate level), bạn sẽ được trực tiếp thiết kế các mô-đun có độ khó cao nhất thường xuất hiện trong các bài kiểm tra lập trình và môi trường làm việc thực tế tại các tập đoàn lớn/công ty nước ngoài (như CDC, FIFO đồng bộ/bất đồng bộ, AMBA APB, SPI, I2C, bộ lọc FIR, v.v.). Bạn có cần một năng lực thiết kế vững chắc để không bị lung lay trước những câu hỏi dồn dập từ người phỏng vấn? Tôi đã gói gọn tất cả bí quyết thực chiến của ETA - người đã chuyển việc thành công từ một trường đại học địa phương sang công ty bán dẫn nước ngoài - cùng những bài toán kiểm tra lập trình khó nhất vào khóa học này. Mùa cuối cùng, hãy hoàn thiện tấm vé thông hành cho việc chuyển việc của bạn.

Trung cấp trở lên

Verilog HDL, FPGA, system-verilog

Làm chủ Verilog của 설계독학 Season 2 (Trùm cuối Test Code thực tế: Hoàn thiện tấm vé nhảy việc với các bài toán khó)

semisgdh

Trung cấp trở lên / Verilog HDL, FPGA, system-verilog, rtl

5.0

(1)

Phản hồi thường xuyên

Thiết kế CPU RISC-V để triển khai FPGA ③ Tự xây dựng CPU hoàn chỉnh với 40 lệnh RV32I

EdgeChipLab

Trung cấp trở lên / FPGA, verilog, riscv, rtl, cpu-architecture, cpu, AI

Trung cấp trở lên

FPGA, verilog, riscv

Thiết kế CPU RISC-V để triển khai FPGA ③ Tự xây dựng CPU hoàn chỉnh với 40 lệnh RV32I

EdgeChipLab

Trung cấp trở lên / FPGA, verilog, riscv, rtl, cpu-architecture, cpu, AI

Thiết kế CPU RISC-V để triển khai FPGA ① Tìm hiểu cấu trúc lệnh và nguyên lý thực thi RV32I bằng Python

EdgeChipLab

Cơ bản / riscv, cpu-architecture, instruction-set-architecture, FPGA, Computer Architecture

5.0

(1)

Cơ bản

riscv, cpu-architecture, instruction-set-architecture

Thiết kế CPU RISC-V để triển khai FPGA ① Tìm hiểu cấu trúc lệnh và nguyên lý thực thi RV32I bằng Python

EdgeChipLab

Cơ bản / riscv, cpu-architecture, instruction-set-architecture, FPGA, Computer Architecture

5.0

(1)

Thiết kế CPU RISC-V để triển khai trên FPGA ② Tự xây dựng TinyRV32I với pipeline 5 tầng

EdgeChipLab

Trung cấp trở lên / Architecture, FPGA, verilog, cpu, riscv, AI, rtl

Trung cấp trở lên

Architecture, FPGA, verilog

Thiết kế CPU RISC-V để triển khai trên FPGA ② Tự xây dựng TinyRV32I với pipeline 5 tầng

EdgeChipLab

Trung cấp trở lên / Architecture, FPGA, verilog, cpu, riscv, AI, rtl

Mạch kỹ thuật số

aisw

Cơ bản / Python, Verilog HDL, FPGA, rtl

4.7

(3)

100+

Học về các kiến thức cơ bản của mạch kỹ thuật số như logic Boolean, cổng logic, tối giản mạch, máy trạng thái và thiết kế mức chuyển đổi thanh ghi (RTL). Ngoài ra, người học cũng sẽ được học phương pháp thiết kế sử dụng Verilog.

Cơ bản

Python, Verilog HDL, FPGA

Mạch kỹ thuật số

aisw

Cơ bản / Python, Verilog HDL, FPGA, rtl

4.7

(3)

100+

Xây dựng môi trường thiết kế FPGA·NPU·CPU dựa trên Vivado·Python

EdgeChipLab

Nhập môn / Python, FPGA, jupyter-notebook, vivado

Khóa học này miễn phí, hướng dẫn bạn tự thiết lập từ đầu môi trường phát triển AMD Vivado và Python cần thiết cho thực hành thiết kế FPGA và NPU.

Nhập môn

Python, FPGA, jupyter-notebook

Xây dựng môi trường thiết kế FPGA·NPU·CPU dựa trên Vivado·Python

EdgeChipLab

Nhập môn / Python, FPGA, jupyter-notebook, vivado

Chương trình FPGA Verilog 6 (Bộ điều phối ddr)

alex

Cơ bản / Verilog HDL, FPGA

5.0

(3)

Bài giảng này thực hiện triển khai DDR Memory Arbiter.

Cơ bản

Verilog HDL, FPGA

Chương trình FPGA Verilog 6 (Bộ điều phối ddr)

alex

Cơ bản / Verilog HDL, FPGA

5.0

(3)

Vị trí triển khai ASIC cho Foundry & Fabless: Từ RTL đến GDSII

kcmin000016345

704.123 ₫

Cơ bản / synthesis, asic, FPGA, rtl

Khuyến nghị bạn học trực tuyến về FLOW tổng thể của ASIC, đồng thời tham gia các khóa đào tạo trực tiếp do Học viện Bán dẫn Hàn Quốc và các đơn vị khác tổ chức để thực hiện toàn bộ dự án và xây dựng portfolio.

Cơ bản

synthesis, asic, FPGA

Vị trí triển khai ASIC cho Foundry & Fabless: Từ RTL đến GDSII

kcmin000016345

704.123 ₫

Cơ bản / synthesis, asic, FPGA, rtl

Thiết bị IoT ESP32 tự làm để thu thập dữ liệu cảm biến – Dành cho người mới bắt đầu và người dùng Arduino

GreenTam

2.464.431 ₫

Cơ bản / Big Data, IoT, Embedded, hardware, esp32

5.0

(9)

--- Học công nghệ là giành lại những lựa chọn cho cuộc sống của chính mình --- Có thể bạn đã từng kết nối bo mạch phát triển ESP32 với các cảm biến, nhưng quá trình phát triển một mạch thử nghiệm lắp bằng dây jumper thành một thiết bị hoàn chỉnh có thể khiến bạn cảm thấy khá bế tắc. Trên Internet có rất nhiều thông tin về thiết kế mạch, chế tạo PCB, điều khiển cảm biến, cũng như giao tiếp BLE và Wi-Fi. Tuy nhiên, để kết nối những thông tin rời rạc đó thành một thể thống nhất và hoàn thiện một bo mạch thực sự hoạt động, bạn sẽ cần trải qua không ít lần thử nghiệm và sai sót. Trong khóa học này, bạn sẽ trực tiếp thiết kế và chế tạo một bo mạch cảm biến dựa trên ESP32. Bạn sẽ xây dựng mạch nguồn và mạch nạp firmware, kết nối cảm biến nhiệt độ - độ ẩm và cảm biến ánh sáng, sau đó thiết kế PCB bằng KiCad và đặt gia công thực tế. Sau khi hoàn thiện, bo mạch sẽ được nạp firmware và truyền dữ liệu cảm biến ra bên ngoài thông qua BLE và Wi-Fi. Sau khi hoàn thành khóa học, bạn sẽ không chỉ dừng ở việc lắp ráp bo mạch phát triển và mô-đun cảm biến, mà còn có thể hiểu và chỉnh sửa mạch điện, PCB phù hợp với mục đích của riêng mình. Dự án hoàn thành trong khóa học có thể tiếp tục được sử dụng làm điểm khởi đầu cho những dự án mới như thiết bị giám sát môi trường, thiết bị nhà thông minh, bộ kit giáo dục hay nguyên mẫu IoT. Ngay cả trong thời đại AI tạo sinh có thể nhanh chóng tạo ra nội dung số, những thông tin vật lý trong thế giới thực như nhiệt độ, độ ẩm, ánh sáng và chuyển động vẫn chỉ có thể thu thập được thông qua cảm biến và phần cứng. Khả năng thu thập dữ liệu bằng thiết bị do chính mình tạo ra và kết nối thiết bị đó với mạng lưới sẽ trở thành sức mạnh giúp bạn biến ý tưởng thành những hệ thống thực tế. Khóa học này sẽ hữu ích cho: * Những người đã từng sử dụng Arduino hoặc bo mạch phát triển ESP32 nhưng chưa từng thiết kế PCB * Những người muốn hoàn thiện dự án cảm biến được lắp bằng dây jumper thành một bo mạch duy nhất * Những người muốn học KiCad thông qua một dự án ESP32 thực tế * Những người muốn tạo ra thiết bị thu thập dữ liệu cảm biến và truyền dữ liệu qua BLE và Wi-Fi * Những nhà sản xuất và nhà giáo dục muốn phát triển phần cứng phục vụ giám sát môi trường, nhà thông minh và giáo dục * Những người chuẩn bị khởi nghiệp với sản phẩm IoT hoặc nguyên mẫu của riêng mình * Những nhà phát triển và nhà sáng tạo nội dung muốn phân tích, xử lý dữ liệu thu thập từ thực tế hoặc sử dụng dữ liệu đó cho các mô hình AI Hãy chuyển từ một người sử dụng bo mạch phát triển thành một người tự thiết kế bo mạch của riêng mình. Đây không phải là khóa học chỉ hướng dẫn cách sử dụng cảm biến. Đây là khóa học giúp bạn trải nghiệm toàn bộ quá trình: biến ý tưởng thành mạch điện, biến mạch điện thành PCB và kết nối phần cứng hoàn chỉnh với mạng lưới.

Cơ bản

Big Data, IoT, Embedded

Thiết bị IoT ESP32 tự làm để thu thập dữ liệu cảm biến – Dành cho người mới bắt đầu và người dùng Arduino

GreenTam

2.464.431 ₫

Cơ bản / Big Data, IoT, Embedded, hardware, esp32

5.0

(9)

Verilog FPGA Program 6 - DDR Arbiter (HIL-A35T)

alex

Cơ bản / Verilog HDL, FPGA

Bài giảng này sẽ triển khai DDR Memory Arbiter.

Cơ bản

Verilog HDL, FPGA

Verilog FPGA Program 6 - DDR Arbiter (HIL-A35T)

alex