inflearn logo
강의

Khóa học

Chia sẻ kiến thức

Basic SystemVerilog Testbench ( Xác minh thiết kế mạch )

SystemVerilog Interface - 2 (Ứng dụng)

test class의 constructor 부분을 보다가 궁금한 점이 있어 질문드립니다.

Đã giải quyết

34

99yuny5542

5 câu hỏi đã được viết

0

image.png

안녕하세요. test class의 constructor 부분을 보다가 궁금한 점이 있어 질문드립니다.

슬라이드 코드에서 아래와 같이 되어 있는데,

this.din_if  = this.din_if;
this.dout_if = this.dout_if;

제가 이해한 바로는 function new()의 argument로 전달받은 interface를 class 내부 member에 저장하려는 목적이라면,

this.din_if  = din_if;
this.dout_if = dout_if;

처럼 작성되어야 할 것 같습니다.

혹시 슬라이드의 this.din_if = this.din_if; 부분은 오타인지, 아니면 제가 놓치고 있는 다른 의미가 있는지 확인 부탁드립니다.

verilog-hdl system-verilog verification system-verilog-dpi

Câu trả lời 1

0

MetaEncore

@김동윤 님, 네. 맞습니다.

지적해 주신 부분이 맞습니다. 슬라이드에 오타가 있었네요. 확인 감사합니다.

인터럽트 컨트롤러 요청 처리와 처리 완료 구문 중 이해가 안되는 내용이 있습니다.

0

9

0

enable_latch가 F/F이 아니라 래치인 이유가 궁금합니다.

1

17

2

카페 등업신청

0

32

1

fpga

1

57

2

FPGA 연결 확인 방법

0

42

1

강의자료 업로드 될까요

0

66

2

queue assignment pattern 문의 건

0

91

1

Mission 5 문의 건

0

120

2

강의 ppt 자료 요청건

0

132

2

미션tree

0

106

3

강의7 질문

0

103

2

mission1 질문

0

108

3

Verilog Testbench DB 원본

0

98

1

Inline constraints 관련 질문

0

93

1

SystemVerilog Interface - 1에서 modport 관련 질문

0

100

1

FIFO read sequence waveform 관련 문의

0

153

2

EDAPlayground에서 코드 찾기

0

126

2

섹션 3. 20 DPI 이해하기 에서 DPI-C : Compile and Debug 부분 질문 입니다.

1

162

2

미션 3 로그 결과 문의

0

119

2

영상이 이상합니다.

0

123

1

sv에서 class에 대한 질문입니다.

1

105

1

'fork-join_none'으로 시작된 백그라운드 스레드의 종료는 어떻게 관리되나요?

0

146

1

SystemVerilog 내 program 이 top module 의 역할을 하는건가요?

2

192

2

강의문의

1

145

1