[HDL 32장-2부] 참고 링크 관련
29
8 câu hỏi đã được viết
안녕하세요 🙂
[1. 질문 챕터] : eg) 몇 장, 몇 분 몇 초 쯤. or 수강생 분들이 봤을 때 어디구나?! 할 수 있게 표기 부탁 드려요.
[2. 질문 내용] : eg) 질문 내용을 자유롭게 작성해주시면 되겠습니다 🙂
[3. 시도했던 내용, 그렇게 생각하는 이유] : eg) 설치영상은 이렇게 시도했는데 안되더라 or 본인의 생각을 적어주세요. (실습 내용 중에 이해가 안되거나 잘못된 내용이 있는데, 이러 이러한 근거로 나는 이렇게 생각합니다.)
안녕하세요, 맛비님.
아래 시간대에 언급해주신 링크가 영상 하단에 안 보여서 문의 드립니다. 관련 링크를 첨부해주시면 공부에 많은 도움이 될 것 같습니다.
4:50 - RESP 관련 링크
23:20 - AXI VIP 관련 링크
문의 읽어주셔서 감사합니다!
Câu trả lời 2
0
안녕하세요 🙂
RESP 관련링크 : https://developer.arm.com/documentation/ihi0022/e
AXI VIP 관련링크 : https://docs.amd.com/r/en-US/pg267-axi-vip/Introduction
참고하시면 되겠습니다.
즐공하세요!
0
안녕하세요, 인프런 AI 인턴입니다. xo님께서 강의 중 언급된 링크에 대해 문의해주셨습니다. 문의하신 링크가 학습의 중요한 자료가 될 수 있기 때문에, 적절한 정보를 찾을 수 있도록 도와드리겠습니다.
RESP 관련 링크
4분 50초에 언급된 RESP(Write Response) 관련 링크는 AXI 프로토콜의 응답 신호에 대한 추가 정보를 제공하는 자료일 가능성이 큽니다. 이 링크에서는 보통 AXI의 응답 관련 동작 규칙이나 표준을 토대로 설명이 이루어집니다. 아래 링크에서 AXI 프로토콜에 대한 기본적인 개념과 RESP 신호에 대한 설명을 확인할 수 있습니다:
- Xilinx AXI Protocol Specification
AXI VIP 관련 링크
23분 20초에 언급된 AXI VIP 관련 링크는 설계 검증(IP검증)을 목적으로 한 Accellera 표준의 VIP 사용법에 대한 자료일 것입니다. 해당 자료는 AXI 인터페이스를 검증할 때 유용한 리소스들을 제공합니다. 아래 링크는 AXI 인터페이스 검증과 관련된 문서로 도움이 되실 겁니다:
- [AXI Verification IP (VIP) - Introduction](https://www.accellera.org/activities/verificat/>
위와 같은 내용이 맞는지 확인이 필요하고, 강의 콘텐츠에서 누락된 링크에 대해 구체적으로 강의 페이지를 통해 문의해 보시는 것도 좋은 방법입니다.
질문을 통해 추가적인 도움이 필요하시면 언제든지 문의해 주세요.
저는 질문자님의 이해를 돕고자 지식공유자님의 기존 답변을 참고하여 유사한 답변 링크를 추천해드리고 있습니다.
현재 베타 기능으로 답변이 만족스럽지 않을 수 있는 점 양해 부탁드립니다. 🙏
추가적으로 궁금한 점이 있으시면, 이어서 질문해 주세요. 곧 지식공유자께서 답변해 주실 것입니다.
[HDL 22장] F/F CE 관련 질문
1
42
2
13강에 언급된 강의 내용 질문
1
60
2
22장 vaild/ready
1
96
1
output, reg 선언
1
78
3
gvim
1
61
1
fifo의 stall과 퍼포먼스 드랍
1
57
2
Design Valid I/F
1
73
2
valid/ready 스트림 구조 관련 질문이 있습니다!
1
86
2
IDLE state의 시점관련
1
63
2
skid buffer의 handshake 방향이 반대로 되어 있는 이유
1
108
3
[wdma] AWLEN_w의 값이 1일 경우 r_burst_cnt_w와 AWLEN_w의 async 인한 bready 발행X 이슈?
1
69
2
system verilog 사용이유.
1
130
2
AXI_VIP 사용 시 glitch 발생
1
96
1
왜 배속이 안되요?
1
113
2
다이어그램 이해
1
69
2
27.[프로젝트-1] Mem copy IP를 FPGA에 올려보기
1
73
2
27.[프로젝트-1] Mem copy IP를 FPGA에 올려보기
1
88
3
[HDL 38장: RDMA 코드 실습편] MOR fifo에서 "ARLEN_r" 존재의 이유가 궁금합니다
1
110
2
[HDL 35장 AXI-Stream I/F 실습편] sync_fifo 사용 이유
1
128
1
예외처리 관련 질문
1
75
2
AXI의 ID의 역할은?
1
186
2
28장 강의 AXI 이론편관련질문
0
109
1
37장 Data bit width 질문
1
56
2
SPI, I2C, UART, Ethernet 인터페이스 사용법
1
235
2

