34장과 35장에서 설계한 IP는 DDI의 구조를 설계한 것인가요?
1
1 câu hỏi đã được viết
안녕하세요 🙂
[1. 질문 챕터] : 34장,35장
[2. 질문 내용] : 34장과 35장에서 설계한 IP는 디스플레이에 들어가는 DDI의 구조를 설계한 것일까요?
[3. 시도했던 내용, 그렇게 생각하는 이유] : 지금 디스플레이 공학을 배우고 있는데 화면에 데이터를 전달하는 역할이 마치 DDI의 역할과 비슷하여 궁금해서 여쭈어 봅니다! 아니면 DDI랑은 아예 관련이 없는 IP일까요?
Câu trả lời 0
[HDL 32장-2부] 참고 링크 관련
1
44
2
[HDL 22장] F/F CE 관련 질문
1
50
2
13강에 언급된 강의 내용 질문
1
64
2
22장 vaild/ready
1
103
1
output, reg 선언
1
85
3
gvim
1
67
1
fifo의 stall과 퍼포먼스 드랍
1
64
2
Design Valid I/F
1
77
2
valid/ready 스트림 구조 관련 질문이 있습니다!
1
95
2
IDLE state의 시점관련
1
68
2
skid buffer의 handshake 방향이 반대로 되어 있는 이유
1
113
3
[wdma] AWLEN_w의 값이 1일 경우 r_burst_cnt_w와 AWLEN_w의 async 인한 bready 발행X 이슈?
1
74
2
system verilog 사용이유.
1
135
2
AXI_VIP 사용 시 glitch 발생
1
98
1
왜 배속이 안되요?
1
118
2
다이어그램 이해
1
77
2
27.[프로젝트-1] Mem copy IP를 FPGA에 올려보기
1
79
2
27.[프로젝트-1] Mem copy IP를 FPGA에 올려보기
1
93
3
[HDL 38장: RDMA 코드 실습편] MOR fifo에서 "ARLEN_r" 존재의 이유가 궁금합니다
1
116
2
[HDL 35장 AXI-Stream I/F 실습편] sync_fifo 사용 이유
1
138
1
예외처리 관련 질문
1
80
2
AXI의 ID의 역할은?
1
193
2
28장 강의 AXI 이론편관련질문
0
114
1
37장 Data bit width 질문
1
61
2